公开(公告)号：CN101286356B

公开(公告)日：2011-05-04

申请号：CN200810038218.0

申请日：2008-05-29

Applicant: 复旦大学

Inventor： 赵长虹 ,  林殷茵

IPC: G11C7/02 ,  G11C7/04 ,  G11C29/12

Abstract: 本发明属于超大规模数字集成电路技术领域，具体为一种新型不可挥发存储器的工艺波动性控制方法，该方法将新型不可挥发存储器的工艺波动性控制与其测试相结合，利用测试过程对存储阵列的读写和相应的控制电路实现对新型不可挥发存储器的工艺波动性控制。与现有的工艺波动性控制方法相比，本发明的优点在于在实现对工艺波动性控制的同时，不增加存储器芯片的面积，从而不增加生产成本。

公开(公告)号：CN100367041C

公开(公告)日：2008-02-06

申请号：CN200510027379.6

申请日：2005-06-30

Applicant: 复旦大学

Inventor： 陈建 ,  周晓方 ,  赵长虹 ,  周电

IPC: G01R31/00 ,  G01R31/317 ,  G06F11/22

Abstract: 本发明属集成电路计算机辅助测试技术领域，具体为一种在系统级芯片测试过程中避免出现热点和均匀分布测试热量的方法。该方法包括建立SOC测试升温表、构造测试兼容图、提取并行测试集合和进行测试规划等步骤，测试规划包括对并行测试集合的Bin-Packing初始构造并结合全局优化，最大限度缩短测试时间。本发明方法可有效避免出现热点，并确保使测试热量分布均匀。

公开(公告)号：CN1804849B

公开(公告)日：2010-05-12

申请号：CN200610023480.9

申请日：2006-01-19

Applicant: 复旦大学

Inventor： 赵长虹 ,  陈建 ,  周晓方 ,  周电

IPC: G06F17/50

Abstract: 本发明属集成电路计算机辅助设计技术领域，具体为一种多时钟系统的平面布图规划方法。本发明给出了允许的多时钟平面布局定义以及相应的定理和证明，并基于序列对的表示法和模拟退火算法提出了多时钟平面布图规划方法。本方法在不增加时间复杂度的前提下，根据多时钟系统的特点大大减小了解空间。实验结果表明，本发明对多时钟域平面布局有良好效果，可广泛应用于集成电路计算机辅助设计中。

公开(公告)号：CN101295328A

公开(公告)日：2008-10-29

申请号：CN200810039209.3

申请日：2008-06-19

Applicant: 复旦大学

Inventor： 荆明娥 ,  赵长虹 ,  周电 ,  唐璞山

IPC: G06F17/50

Abstract: 本发明属于超大规模集成电路的形式验证技术领域，具体为一种解决SAT问题的正交化算法。该算法首先定义了子句之间的正交关系，然后，从消除子句之间的交叠信息出发，利用正交子句的特性，结合有效的简化技术，逐渐将问题简化为一组与原问题完全等价的正交子句组；最后，根据正交子句组对整个赋值空间的覆盖情况来判断SAT是否满足。本发明方法高效实用，能够加速问题的简化过程，提高解题的运算速度，可适用于超大规模集成电路设计中自动测试向量生成、时序分析、逻辑验证、等价验证等。

公开(公告)号：CN101286356A

公开(公告)日：2008-10-15

申请号：CN200810038218.0

申请日：2008-05-29

Applicant: 复旦大学

Inventor： 赵长虹 ,  林殷茵

IPC: G11C7/02 ,  G11C7/04 ,  G11C29/12

Abstract: 本发明属于超大规模数字集成电路技术领域，具体为一种新型不可挥发存储器的工艺波动性控制方法，该方法将新型不可挥发存储器的工艺波动性控制与其测试相结合，利用测试过程对存储阵列的读写和相应的控制电路实现对新型不可挥发存储器的工艺波动性控制。与现有的工艺波动性控制方法相比，本发明的优点在于在实现对工艺波动性控制的同时，不增加存储器芯片的面积，从而不增加生产成本。

公开(公告)号：CN100390800C

公开(公告)日：2008-05-28

申请号：CN200510110455.X

申请日：2005-11-17

Applicant: 复旦大学

Inventor： 陈建 ,  赵长虹 ,  周晓方 ,  周电

IPC: G06F17/50

Abstract: 本发明属集成电路计算机辅助设计技术领域，具体为一种考虑电压降的平面布局规划方法。本发明在传统的布局规划中引入电压降的优化目标，提出了一个快速的量化电压降的模型，即用距离芯片上电压降最大点的距离di来量化电压降的大小，di越小则该点的电压降越大，di越大则该点的电压降越小。对该模型采用模拟退火算法，并采用相应选择策略，有效地降低一个布局的最大电压降以及平均电压降，而且仅仅带来少量的布局面积增加。本发明可广泛应用于集成电路计算机辅助设计中。

公开(公告)号：CN1715936A

公开(公告)日：2006-01-04

申请号：CN200510027379.6

申请日：2005-06-30

Applicant: 复旦大学

Inventor： 陈建 ,  周晓方 ,  赵长虹 ,  周电

IPC: G01R31/00 ,  G01R31/317 ,  G06F11/22

Abstract: 本发明属集成电路计算机辅助测试技术领域，具体为一种在系统级芯片测试过程中避免出现热点和均匀分布测试热量的方法。该方法包括建立SOC测试升温表、构造测试兼容图、提取并行测试集合和进行测试规划等步骤，测试规划包括对并行测试集合的Bin－Packing初始构造并结合全局优化，最大限度缩短测试时间。本发明方法可有效避免出现热点，并确保使测试热量分布均匀。

公开(公告)号：CN1604093A

公开(公告)日：2005-04-06

申请号：CN200410067827.0

申请日：2004-11-04

Applicant: 复旦大学

Inventor： 赵长虹 ,  陈建 ,  王俊宇 ,  周晓方 ,  周电

IPC: G06F17/50

Abstract: 本发明属集成电路计算机辅助设计和辅助测试技术领域。具体为一种基于全局的扫描链构架及相应的测试资源分配方法。目前对组合电路的测试已经比较成熟，但是对时序电路的测试现有的测试方法需要较长的测试时间。本发明提出一种基于全局扫描链的测试结构，使测试时间较传统的扫描链有数量级上的减少，从而使测试成本得以降低。在此基础上，本发明还利用bin－packing算法对测试资源进行重新分配，使测试资源的利用率得以进一步的提高。

公开(公告)号：CN1804849A

公开(公告)日：2006-07-19

申请号：CN200610023480.9

申请日：2006-01-19

Applicant: 复旦大学

Inventor： 赵长虹 ,  陈建 ,  周晓方 ,  周电

IPC: G06F17/50

Abstract: 本发明属集成电路计算机辅助设计技术领域，具体为一种多时钟系统的平面布图规划方法。本发明给出了允许的多时钟平面布局定义以及相应的定理和证明，并基于序列对的表示法和模拟退火算法提出了多时钟平面布图规划方法。本方法在不增加时间复杂度的前提下，根据多时钟系统的特点大大减小了解空间。实验结果表明，本发明对多时钟域平面布局有良好效果，可广泛应用于集成电路计算机辅助设计中。

公开(公告)号：CN1773515A

公开(公告)日：2006-05-17

申请号：CN200510110455.X

申请日：2005-11-17

Applicant: 复旦大学

Inventor： 陈建 ,  赵长虹 ,  周晓方 ,  周电

IPC: G06F17/50

Abstract: 本发明属集成电路计算机辅助设计技术领域，具体为一种考虑电压降的平面布局规划方法。本发明在传统的布局规划中引入电压降的优化目标，提出了一个快速的量化电压降的模型，并且在模拟退火过程中采用特定的选择策略，有效地降低一个布局的最大电压降以及平均电压降，而且仅仅带来少量的布局面积增加。本发明可广泛应用于集成电路计算机辅助设计中。