-
公开(公告)号：CN101060005A
公开(公告)日：2007-10-24
申请号：CN200710096353.6
申请日：2007-04-13
Applicant: 国际商业机器公司
Abstract: 本发明公开了一种多存储器模块电路布局，其包括：存储器控制器、通过存储器总线连接到该存储器控制器的多个存储器模块、以及以星型布局连接到该多个存储器模块的谐振器。本发明公开了一种用于减少多存储器模块电路中的阻抗不连续性的方法，其包括：提供通过存储器总线连接到存储器控制器的多个存储器模块，选择星型布局，以及基于所选择的星型布局将谐振器连接到该多个存储器模块。本发明公开了用于减少多存储器模块电路中的阻抗不连续性的另外的方法，其包括：由谐振器在多存储器模块电路中至少两个存储器模块之间的预定位置处提供预定的减少不连续性阻抗，该多存储器模块电路具有逻辑上被排列在该预定位置周围的多个元件。
-
Patent Agency Ranking
公开(公告)号：CN101175365B
公开(公告)日：2010-06-02
申请号：CN200710162300.X
申请日：2007-10-09
Applicant: 国际商业机器公司
IPC: H05K1/02
CPC classification number: H05K1/0216 , H05K1/0231 , H05K1/0233 , H05K3/429 , H05K2201/0792 , H05K2201/09318 , H05K2201/09627 , H05K2201/09781 , H05K2201/1003
Abstract: 本发明公开了一种用于抗信号失真的印刷电路板，所述印刷电路板包括：印刷电路板上的发送器与接收器之间的传导路径，所述传导路径包括连接在一起以便将信号从所述发送器传导性地传输到所述接收器的迹线和通路；所述印刷电路板上的寄生元件，所述寄生元件具有使所述信号失真的寄生效应；以及一个或多个无源元件，所述无源元件安装在所述传导路径附近而不连接到所述传导路径，所述无源元件具有校正效应以降低由所述寄生效应导致的所述信号失真。
-
公开(公告)号：CN1786929A
公开(公告)日：2006-06-14
申请号：CN200510129147.1
申请日：2005-11-14
Applicant: 国际商业机器公司
IPC: G06F12/08
CPC classification number: G06F12/0802 , G06F12/126 , G11C29/44 , G11C29/88 , G11C2029/0401 , G11C2029/0407 , G11C2029/4402
Abstract: 提供了一种计算机系统，其包括具有高速缓冲存储器的处理器。该高速缓冲存储器包括多个可独立配置的子部分，每个子部分包括存储器阵列。计算系统的服务单元(SE)可被操作用于使内装自测试(BIST)被执行以便测试该高速缓冲存储器，BIST可被操作用于确定任意子部分是否为损坏的。当确定了由BIST确定损坏的高速缓冲存储器的一个子部分是不可修复的时候，该SE从系统配置中逻辑地删除该损坏子部分，并且该SE可被操作用于允许处理器在不具有所述被逻辑删除子部分的情况下运行。该SE还可被操作用于当损坏子部分的数量超过阈值时确定处理器是损坏的。
-
公开(公告)号：CN101060005B
公开(公告)日：2012-07-25
申请号：CN200710096353.6
申请日：2007-04-13
Applicant: 国际商业机器公司
Abstract: 本发明公开了一种多存储器模块电路布局，其包括：存储器控制器、通过存储器总线连接到该存储器控制器的多个存储器模块、以及以星型布局连接到该多个存储器模块的谐振器。本发明公开了一种用于减少多存储器模块电路中的阻抗不连续性的方法，其包括：提供通过存储器总线连接到存储器控制器的多个存储器模块，选择星型布局，以及基于所选择的星型布局将谐振器连接到该多个存储器模块。本发明公开了用于减少多存储器模块电路中的阻抗不连续性的另外的方法，其包括：由谐振器在多存储器模块电路中至少两个存储器模块之间的预定位置处提供预定的减少不连续性阻抗，该多存储器模块电路具有逻辑上被排列在该预定位置周围的多个元件。
-
公开(公告)号：CN101175365A
公开(公告)日：2008-05-07
申请号：CN200710162300.X
申请日：2007-10-09
Applicant: 国际商业机器公司
IPC: H05K1/02
CPC classification number: H05K1/0216 , H05K1/0231 , H05K1/0233 , H05K3/429 , H05K2201/0792 , H05K2201/09318 , H05K2201/09627 , H05K2201/09781 , H05K2201/1003
Abstract: 本发明公开了一种用于抗信号失真的印刷电路板，所述印刷电路板包括：印刷电路板上的发送器与接收器之间的传导路径，所述传导路径包括连接在一起以便将信号从所述发送器传导性地传输到所述接收器的迹线和通路；所述印刷电路板上的寄生元件，所述寄生元件具有使所述信号失真的寄生效应；以及一个或多个无源元件，所述无源元件安装在所述传导路径附近而不连接到所述传导路径，所述无源元件具有校正效应以降低由所述寄生效应导致的所述信号失真。
-
公开(公告)号：CN100363907C
公开(公告)日：2008-01-23
申请号：CN200510129147.1
申请日：2005-11-14
Applicant: 国际商业机器公司
IPC: G06F12/08
CPC classification number: G06F12/0802 , G06F12/126 , G11C29/44 , G11C29/88 , G11C2029/0401 , G11C2029/0407 , G11C2029/4402
Abstract: 提供了一种计算机系统，其包括具有高速缓冲存储器的处理器。该高速缓冲存储器包括多个可独立配置的子部分，每个子部分包括存储器阵列。计算系统的服务单元(SE)可被操作用于使内装自测试(BIST)被执行以便测试该高速缓冲存储器，BIST可被操作用于确定任意子部分是否为损坏的。当确定了由BIST确定损坏的高速缓冲存储器的一个子部分是不可修复的时候，该SE从系统配置中逻辑地删除该损坏子部分，并且该SE可被操作用于允许处理器在不具有所述被逻辑删除子部分的情况下运行。该SE还可被操作用于当损坏子部分的数量超过阈值时确定处理器是损坏的。
-
-
-
-
-
Search Results
6
records
(took 0.021 seconds)
