-
公开(公告)号：CN102860140B
公开(公告)日：2016-05-04
申请号：CN201180018633.X
申请日：2011-04-21
Applicant: 国际商业机器公司
IPC: H05K1/02
CPC classification number: H05K3/42 , H05K1/024 , H05K1/0251 , H05K1/115 , H05K2201/0792 , H05K2201/09063 , Y10T29/49165
Abstract: 电路板包括多个层、填充以导电材料并且穿过各层的一对通孔、第一对和第二对导电信号路径、和至少部分穿过各层并且位于所述一对通孔之间的孔。所述第一对导电信号路径在第一层内被连接到所述一对通孔；所述第二对导电信号路径在第二层内被连接到所述一对通孔。所述一对通孔具有限定在第二层和底层之间的一对通孔根。差分信号将通过所述一对通孔在第一对和第二对导电信号路径之间传送。所述孔具有比各层低的介电常数，以增大所述一对通孔根的谐振频率超出差分信号的频率。
-
公开(公告)号：CN101060005A
公开(公告)日：2007-10-24
申请号：CN200710096353.6
申请日：2007-04-13
Applicant: 国际商业机器公司
Abstract: 本发明公开了一种多存储器模块电路布局，其包括：存储器控制器、通过存储器总线连接到该存储器控制器的多个存储器模块、以及以星型布局连接到该多个存储器模块的谐振器。本发明公开了一种用于减少多存储器模块电路中的阻抗不连续性的方法，其包括：提供通过存储器总线连接到存储器控制器的多个存储器模块，选择星型布局，以及基于所选择的星型布局将谐振器连接到该多个存储器模块。本发明公开了用于减少多存储器模块电路中的阻抗不连续性的另外的方法，其包括：由谐振器在多存储器模块电路中至少两个存储器模块之间的预定位置处提供预定的减少不连续性阻抗，该多存储器模块电路具有逻辑上被排列在该预定位置周围的多个元件。
-
公开(公告)号：CN102860140A
公开(公告)日：2013-01-02
申请号：CN201180018633.X
申请日：2011-04-21
Applicant: 国际商业机器公司
IPC: H05K1/02
CPC classification number: H05K3/42 , H05K1/024 , H05K1/0251 , H05K1/115 , H05K2201/0792 , H05K2201/09063 , Y10T29/49165
Abstract: 电路板包括多个层、填充以导电材料并且穿过各层的一对通孔、第一对和第二对导电信号路径、和至少部分穿过各层并且位于所述一对通孔之间的孔。所述第一对导电信号路径在第一层内被连接到所述一对通孔；所述第二对导电信号路径在第二层内被连接到所述一对通孔。所述一对通孔具有限定在第二层和底层之间的一对通孔根。差分信号将通过所述一对通孔在第一对和第二对导电信号路径之间传送。所述孔具有比各层低的介电常数，以增大所述一对通孔根的谐振频率超出差分信号的频率。
-
公开(公告)号：CN101060005B
公开(公告)日：2012-07-25
申请号：CN200710096353.6
申请日：2007-04-13
Applicant: 国际商业机器公司
Abstract: 本发明公开了一种多存储器模块电路布局，其包括：存储器控制器、通过存储器总线连接到该存储器控制器的多个存储器模块、以及以星型布局连接到该多个存储器模块的谐振器。本发明公开了一种用于减少多存储器模块电路中的阻抗不连续性的方法，其包括：提供通过存储器总线连接到存储器控制器的多个存储器模块，选择星型布局，以及基于所选择的星型布局将谐振器连接到该多个存储器模块。本发明公开了用于减少多存储器模块电路中的阻抗不连续性的另外的方法，其包括：由谐振器在多存储器模块电路中至少两个存储器模块之间的预定位置处提供预定的减少不连续性阻抗，该多存储器模块电路具有逻辑上被排列在该预定位置周围的多个元件。
-
-
-
Search Results
4
records
(took 0.017 seconds)
