-
公开(公告)号：CN117129026A
公开(公告)日：2023-11-28
申请号：CN202311094194.1
申请日：2023-08-28
申请人： 国网陕西省电力有限公司电力科学研究院 , 电子科技大学
IPC分类号： G01D18/00 , G06F30/20 , G06F119/14 , G06F119/08 , G06F119/02
摘要： 本发明属于传感器可靠性评估技术领域，特别涉及一种传感器寿命评估预测方法、系统、设备及介质；所述传感器寿命评估预测方法包括以下步骤：基于待寿命评估预测的传感器，获取预设时间段的环境应力；基于获取的所述环境应力，计算获得威布尔分布中的位置参数；基于计算获得的所述位置参数，利用预先构建的多物理场耦合单参数寿命预测模型进行寿命评估预测，获得作为传感器寿命指标的平均无故障工作时间。本发明基于多物理场耦合的寿命预测模型进行传感器寿命评估预测，可获得较为准确可靠的寿命预测评估结果。
-
公开(公告)号：CN117712174A
公开(公告)日：2024-03-15
申请号：CN202311807259.2
申请日：2023-12-26
申请人： 杭州电子科技大学温州研究院有限公司 , 杭州电子科技大学
摘要： 本发明公开了一种同时具有沟槽和漂移区埋层的SOI‑LDMOS晶体管，其包括由下至上依次层叠设置的衬底层、埋氧层、硅膜层和器件顶层。硅膜层中的漂移区的左上方设置有梯形沟槽结构，右下方设置有梯形埋层结构。本发明在漂移区内引入呈直角梯形的沟槽结构和埋层结构，使得漂移区电流能够按照特定的路径进行流通，同时缩小漂移区内电流流动区域，有效地提升了漂移区的掺杂浓度，极大地降低了器件的导通电阻，在漂移区内右下侧引入的埋层不仅改变了电流流通路径，同时与埋氧层共同承担电压，有效地提升了器件的耐压性能，源端左侧以及埋氧层内部采用L型栅级将电流引入漂移区内，改变了电流流通路径，对于降低器件的导通电阻也具有重要意义。
-
公开(公告)号：CN117219650A
公开(公告)日：2023-12-12
申请号：CN202310448425.8
申请日：2023-04-24
申请人： 杭州电子科技大学温州研究院有限公司 , 杭州电子科技大学
摘要： 本发明公开了一种具有PN结埋层的部分绝缘层上硅LDMOS晶体管，其包括衬底层、部分埋氧层和硅膜层；部分埋氧层设置在衬底层上；所述的PN结埋层设置在部分埋氧层和衬底层上。所述的PN结埋层包括并排设置且相互接触的P区埋层和N区埋层。硅膜层设置在PN结埋层上；所述的硅膜层包括源区、硅体、漂移区、隔离层、漏区和器件顶层；本发明在衬底层与硅膜层之间引入PN结埋层，在晶体管的P区和N区交界处引入新的电场尖峰，使其具有相对更均匀的电场分布，改善了器件的RESURF效应，增强了横向耐压，提高了器件的击穿电压。本发明PN结埋层与漂移区之间设置隔离层，PN结埋层通过隔离层对漂移区产生影响，有助于漂移区的耗尽，极大地降低了导通电阻。
-
公开(公告)号：CN117335770A
公开(公告)日：2024-01-02
申请号：CN202311181215.3
申请日：2023-09-13
申请人： 国网上海市电力公司 , 电子科技大学长三角研究院(湖州) , 电子科技大学
摘要： 本发明涉及一种准比例谐振数字有源EMI滤波器和滤波方法，滤波器包括EMI检测电路、模数转换器、数字电路、数模转换器和EMI注入电路，EMI检测电路连接线路阻抗稳定网络的L线，模数转换器的输入连接EMI检测电路，模数转换器的输出连接数字电路的输入，数字电路的输出连接数模转换器的输入，数模转换器的输出连接EMI注入电路，EMI注入电路连接线路阻抗稳定网络的N线，路阻抗稳定网络设于直流电源和DC‑DC电源之间，直流电源和DC‑DC电源之间还设有解耦电路，数字电路中执行准比例谐振算法。与现有技术相比，本发明具有稳定性好等优点。
-
公开(公告)号：CN116169177A
公开(公告)日：2023-05-26
申请号：CN202310358342.X
申请日：2023-04-06
申请人： 杭州电子科技大学温州研究院有限公司 , 杭州电子科技大学
摘要： 本发明公开了一种具有控制区的沟槽SOI‑LDMOS晶体管，硅膜层位于埋氧层上，包括硅体、源区、沟槽、漂移区、漏区、隔离区和控制区；硅体和漏区分设在隔离区内部两侧顶部；源区处于硅体的凹槽处；漂移区为硅膜层中隔离区内部除源区、硅体、沟槽和漏区以外的所有区域；控制区由两个L形区域组成，左侧L形区域掺杂类型为P型，右侧L形区域掺杂类型为N型；沟道由源区靠近漏区的侧面和漂移区之间硅体提供；源电极位于源区、硅体、隔离区和左侧控制区上方；栅氧化层位于沟道上方，完全覆盖沟道；栅电极完全覆盖栅氧化层；漏电极覆盖漏区、隔离区以及右侧控制区上方。本发明具体高器件击穿电压，并降低导通电阻，器件性能品质因素更加优越。
-
公开(公告)号：CN117525146A
公开(公告)日：2024-02-06
申请号：CN202311582409.4
申请日：2023-11-24
申请人： 杭州电子科技大学温州研究院有限公司 , 杭州电子科技大学
摘要： 本发明公开了一种具有块状掺杂结构的绝缘层上硅LDMOS晶体管，其包括由下至上依次层叠设置的衬底层、埋氧层、硅膜层和器件顶层。硅膜层中的漂移区的内侧设置有6～10个P型掺杂块状结构。各P型掺杂块状结构均嵌入在硅膜层内，且沿着漂移区的厚度方向依次间隔排列。本发明在漂移区中设置尺寸完全相同的多个P型掺杂块状结构，有助于消耗漂移区中的电子，辅助耗尽漂移区，提升漂移区的掺杂浓度，极大地降低了器件的导通电阻。此外本发明在漂移区中添加的多个P型掺杂块状结构可以产生多个额外的电场峰，调节器件漏端下方的纵向电场分布，改善了RESURF效应，有助于提升器件的纵向击穿电压。
-
公开(公告)号：CN117059667A
公开(公告)日：2023-11-14
申请号：CN202310984551.5
申请日：2023-08-07
申请人： 杭州电子科技大学温州研究院有限公司 , 杭州电子科技大学
摘要： 本发明公开了一种具有双沟道SOI‑LDMOS晶体管；该晶体管包括依次层叠设置的衬底层、埋氧层、硅膜层和器件顶层。所述的硅膜层包括源区、外P‑body区、内P‑body区、外漂移区、内漂移区、漏区和隔离区。内P‑body区和内漂移区并排设置在源区与漏区之间。外P‑body区和外漂移区并排设置在源区与漏区之间。所述的内P‑body区、内漂移区与外P‑body区、外漂移区通过隔离区分隔。本发明在源区与漏区之间设置通过隔离区隔开的两组P‑body区、漂移区，并配合埋入埋氧层内的第一栅电极和处于器件顶层的第二栅电极，在晶体管中引入双沟道，使得晶体管硅膜层容纳载流子的能力更强，电流增大，导通电阻减小。
-
公开(公告)号：CN118017825A
公开(公告)日：2024-05-10
申请号：CN202410007176.3
申请日：2024-01-03
申请人： 电子科技大学
IPC分类号： H02M1/44 , H03K17/081 , H03K17/16 , H03K17/687 , H02M1/088 , H02M1/32 , H02M1/00
摘要： 本发明属于电力电子技术领域，具体提供一种GaN功率器件桥臂串扰抑制电路，包括：驱动电阻RG1与RG2、钳位NPN三极管Qclp1与Qclp2、基极保护电阻Rb；其中，驱动电阻RG1与RG2串联，驱动电阻RG1的另一端连接氮化镓器件的栅极，驱动电阻RG2的另一端连接驱动芯片的电压输出端，钳位三极管Qclp1的发射极连接于驱动电阻RG1与RG2的连接点、集电极连接于氮化镓器件的栅极，钳位三极管Qclp2的集电极连接于驱动电阻RG1与RG2的连接点、发射极连接于氮化镓器件的栅极，钳位三极管Qclp1与Qclp2的基极相连并串联基极保护电阻Rb，基极保护电阻Rb的另一端连接氮化镓器件的源极。本发明能够有效地抑制桥臂串扰现象，并且无需降低开通或者关断的速度，适用于所有的桥臂式电路拓扑。
-
-
-
-
-
-
-
搜索结果
8 条记录 (耗时 0.051 秒)
