-
公开(公告)号:CN117059667A
公开(公告)日:2023-11-14
申请号:CN202310984551.5
申请日:2023-08-07
申请人: 杭州电子科技大学温州研究院有限公司 , 杭州电子科技大学
摘要: 本发明公开了一种具有双沟道SOI‑LDMOS晶体管;该晶体管包括依次层叠设置的衬底层、埋氧层、硅膜层和器件顶层。所述的硅膜层包括源区、外P‑body区、内P‑body区、外漂移区、内漂移区、漏区和隔离区。内P‑body区和内漂移区并排设置在源区与漏区之间。外P‑body区和外漂移区并排设置在源区与漏区之间。所述的内P‑body区、内漂移区与外P‑body区、外漂移区通过隔离区分隔。本发明在源区与漏区之间设置通过隔离区隔开的两组P‑body区、漂移区,并配合埋入埋氧层内的第一栅电极和处于器件顶层的第二栅电极,在晶体管中引入双沟道,使得晶体管硅膜层容纳载流子的能力更强,电流增大,导通电阻减小。
-
公开(公告)号:CN113964954B
公开(公告)日:2023-05-30
申请号:CN202111289289.X
申请日:2021-11-02
申请人: 杭州电子科技大学温州研究院有限公司 , 杭州电子科技大学
摘要: 本发明涉及一种植入式医疗设备的三线圈无线供电系统的优化方法。本发明在植入式设备的接收端,中继线圈和接收线圈共用1个补偿电容,中继线圈保持不变,接收线圈的尺寸设计较小,有效减小设计电路的占用空间。通过调整中继线圈和接收线圈的互感值使得中继线圈到发射线圈的反射阻抗尽量接近于效率取到最大值时的接收线圈到中继线圈的反射阻抗,以提高系统的传输效率。
-
公开(公告)号:CN112713193B
公开(公告)日:2023-05-02
申请号:CN202011609749.8
申请日:2020-12-30
申请人: 杭州电子科技大学温州研究院有限公司 , 杭州电子科技大学
IPC分类号: H01L29/78 , H01L29/423
摘要: 本发明公开了一种具有凸型埋氧层的沟槽LDMOS晶体管;埋氧层位于衬底层上方;硅膜层位于埋氧层上方;硅膜层包括硅体、源区、漏区、氧化沟槽、凸型扩展埋氧区和漂移区;氧化沟槽位于硅膜层顶部,且位于硅体和漏区之间;凸型扩展埋氧区位于硅膜层底部;器件顶层在硅膜层上方,包括源电极、栅氧化层、栅电极、扩展氧化层和漏电极;栅氧化层位于沟道上方,完全覆盖沟道;栅电极位于栅氧化层正上方,并完全覆盖栅氧化层;扩展氧化层位于硅膜层上方,且与栅氧化层远离源电极的一侧接触;漏电极完全覆盖漏区,且与扩展氧化层远离栅氧化层的一侧接触。本发明通过氧化沟槽和凸型扩展埋氧区之间的耦合改善电场分布,导通电阻和品质因素更优越。
-
公开(公告)号:CN116169177A
公开(公告)日:2023-05-26
申请号:CN202310358342.X
申请日:2023-04-06
申请人: 杭州电子科技大学温州研究院有限公司 , 杭州电子科技大学
摘要: 本发明公开了一种具有控制区的沟槽SOI‑LDMOS晶体管,硅膜层位于埋氧层上,包括硅体、源区、沟槽、漂移区、漏区、隔离区和控制区;硅体和漏区分设在隔离区内部两侧顶部;源区处于硅体的凹槽处;漂移区为硅膜层中隔离区内部除源区、硅体、沟槽和漏区以外的所有区域;控制区由两个L形区域组成,左侧L形区域掺杂类型为P型,右侧L形区域掺杂类型为N型;沟道由源区靠近漏区的侧面和漂移区之间硅体提供;源电极位于源区、硅体、隔离区和左侧控制区上方;栅氧化层位于沟道上方,完全覆盖沟道;栅电极完全覆盖栅氧化层;漏电极覆盖漏区、隔离区以及右侧控制区上方。本发明具体高器件击穿电压,并降低导通电阻,器件性能品质因素更加优越。
-
公开(公告)号:CN112201694A
公开(公告)日:2021-01-08
申请号:CN202011123996.7
申请日:2020-10-20
申请人: 杭州电子科技大学温州研究院有限公司 , 杭州电子科技大学
摘要: 本发明公开了一种半椭圆氧化沟槽LDMOS晶体管,埋氧层位于衬底层上方;硅膜层位于埋氧层上方;硅膜层包括硅体、源区、氧化沟槽、漂移区和漏区;硅体和漏区分设在硅膜层顶部两侧;源区处于硅体的凹槽处;氧化沟槽呈半椭圆形状,顶点位于硅膜层上表面;漂移区为硅膜层中除源区、硅体、氧化沟槽和漏区以外的所有区域;沟道由源区靠近漏区的那个侧面和漂移区之间硅体提供;源电极位于硅体和源区上方,覆盖部分硅体和源区;栅氧化层位于沟道上方,完全覆盖沟道;栅电极完全覆盖栅氧化层;扩展氧化层位于硅膜层上方,且与栅氧化层贴紧;漏电极完全覆盖漏区,且与扩展氧化层贴紧。本发明的击穿电压得到显著提升,器件性能品质因素更加优越。
-
公开(公告)号:CN112713193A
公开(公告)日:2021-04-27
申请号:CN202011609749.8
申请日:2020-12-30
申请人: 杭州电子科技大学温州研究院有限公司 , 杭州电子科技大学
IPC分类号: H01L29/78 , H01L29/423
摘要: 本发明公开了一种具有凸型埋氧层的沟槽LDMOS晶体管;埋氧层位于衬底层上方;硅膜层位于埋氧层上方;硅膜层包括硅体、源区、漏区、氧化沟槽、凸型扩展埋氧区和漂移区;氧化沟槽位于硅膜层顶部,且位于硅体和漏区之间;凸型扩展埋氧区位于硅膜层底部;器件顶层在硅膜层上方,包括源电极、栅氧化层、栅电极、扩展氧化层和漏电极;栅氧化层位于沟道上方,完全覆盖沟道;栅电极位于栅氧化层正上方,并完全覆盖栅氧化层;扩展氧化层位于硅膜层上方,且与栅氧化层远离源电极的一侧接触;漏电极完全覆盖漏区,且与扩展氧化层远离栅氧化层的一侧接触。本发明通过氧化沟槽和凸型扩展埋氧区之间的耦合改善电场分布,导通电阻和品质因素更优越。
-
公开(公告)号:CN114171582B
公开(公告)日:2024-07-05
申请号:CN202111483996.2
申请日:2021-12-07
申请人: 杭州电子科技大学温州研究院有限公司 , 杭州电子科技大学
摘要: 本发明公开了一种具有三角形埋层的绝缘层上硅LDMOS晶体管,衬底层上面为全埋氧层;全埋氧层上面为硅膜层;硅膜层包括源区、硅体、漂移区、漏区和三角埋氧层;源区和硅体位于硅膜层一侧,硅体包围源区,且源区位于硅膜层顶部;漏区位于硅膜层另一侧顶部;漏区、硅体和三角埋氧层之间的区域为漂移区;三角埋氧层位于全埋氧层上方;沟道由源区和漂移区之间的硅体提供;栅氧化层位于沟道和漂移区上方;扩展氧化层位于漂移区上方;扩展氧化层和栅氧化层的两个相邻侧面接触;栅氧化层被栅电极全部覆盖,扩展氧化层被栅电极部分覆盖;源电极位于源区上方,漏电极位于漏区上方。本发明的击穿电压和导通电阻性能更加优越。
-
公开(公告)号:CN117712174A
公开(公告)日:2024-03-15
申请号:CN202311807259.2
申请日:2023-12-26
申请人: 杭州电子科技大学温州研究院有限公司 , 杭州电子科技大学
摘要: 本发明公开了一种同时具有沟槽和漂移区埋层的SOI‑LDMOS晶体管,其包括由下至上依次层叠设置的衬底层、埋氧层、硅膜层和器件顶层。硅膜层中的漂移区的左上方设置有梯形沟槽结构,右下方设置有梯形埋层结构。本发明在漂移区内引入呈直角梯形的沟槽结构和埋层结构,使得漂移区电流能够按照特定的路径进行流通,同时缩小漂移区内电流流动区域,有效地提升了漂移区的掺杂浓度,极大地降低了器件的导通电阻,在漂移区内右下侧引入的埋层不仅改变了电流流通路径,同时与埋氧层共同承担电压,有效地提升了器件的耐压性能,源端左侧以及埋氧层内部采用L型栅级将电流引入漂移区内,改变了电流流通路径,对于降低器件的导通电阻也具有重要意义。
-
公开(公告)号:CN117219650A
公开(公告)日:2023-12-12
申请号:CN202310448425.8
申请日:2023-04-24
申请人: 杭州电子科技大学温州研究院有限公司 , 杭州电子科技大学
摘要: 本发明公开了一种具有PN结埋层的部分绝缘层上硅LDMOS晶体管,其包括衬底层、部分埋氧层和硅膜层;部分埋氧层设置在衬底层上;所述的PN结埋层设置在部分埋氧层和衬底层上。所述的PN结埋层包括并排设置且相互接触的P区埋层和N区埋层。硅膜层设置在PN结埋层上;所述的硅膜层包括源区、硅体、漂移区、隔离层、漏区和器件顶层;本发明在衬底层与硅膜层之间引入PN结埋层,在晶体管的P区和N区交界处引入新的电场尖峰,使其具有相对更均匀的电场分布,改善了器件的RESURF效应,增强了横向耐压,提高了器件的击穿电压。本发明PN结埋层与漂移区之间设置隔离层,PN结埋层通过隔离层对漂移区产生影响,有助于漂移区的耗尽,极大地降低了导通电阻。
-
公开(公告)号:CN114551566A
公开(公告)日:2022-05-27
申请号:CN202111662432.5
申请日:2021-12-31
申请人: 杭州电子科技大学温州研究院有限公司 , 杭州电子科技大学
摘要: 本发明公开了一种具有多个三角形埋层的绝缘层上硅LDMOS晶体管,衬底层上面为全埋氧层;全埋氧层上面为硅膜层;硅膜层包括源区、硅体、漂移区、漏区和多个三角埋氧层;源区和硅体位于硅膜层一侧,硅体包围源区,且源区位于硅膜层顶部;漏区位于硅膜层另一侧顶部;漏区、硅体和多个三角埋氧层之间的区域为漂移区;多个三角埋氧层位于全埋氧层上方;沟道由源区和漂移区之间的硅体提供;栅氧化层位于沟道和漂移区上方;扩展氧化层位于漂移区上方;扩展氧化层和栅氧化层的两个相邻侧面接触;栅氧化层被栅电极全部覆盖,扩展氧化层被栅电极部分覆盖;源电极位于源区上方,漏电极位于漏区上方。本发明的击穿电压和导通电阻性能更加优越。
-
-
-
-
-
-
-
-
-