-
公开(公告)号：CN106558624B
公开(公告)日：2024-03-19
申请号：CN201510638966.2
申请日：2015-09-30
IPC分类号： H01L29/861 , H01L29/06 , H01L29/40 , H01L29/66 , H01L21/28
摘要： 本发明提供一种快速恢复二极管及其制造方法，所述二极管包括：具有三个具有间隔的P型硅区(3)的且表面有氧化层(2)的N型硅衬底(1)，所述氧化层(2)上的多晶层(5)，所述多晶层(5)上的阳极金属层和所述N型硅衬底(1)上与其相对的阴极金属层，所述P型硅区(3)具有深能级掺杂区(4)；所述制造方法包括：1)初始氧化；2)形成有源区和分压环；3)形成PN结；4)多晶生长：5)寿命控制；6)多晶场板；7)形成阳极金属电极并表面钝化；8)形成Al/Ti/Ni/Ag或Ti/Ni/Ag阴极金属电极。本发明制造方法利用多晶实现激光退火终端保护，避免激光退火导致终端受损以致耐压失效。
-
公开(公告)号：CN103594356B
公开(公告)日：2017-10-17
申请号：CN201310385233.3
申请日：2013-08-30
IPC分类号： H01L21/331
CPC分类号： H01L29/66333 , H01L29/36 , H01L29/7395
摘要： 本发明涉及半导体器件技术领域的制造方法，具体涉及一种场终止型IGBT器件的制造方法。该方法包括下述步骤：选择N型掺杂FZ单晶硅片，厚度根据电压等级确定；从硅片背面离子注入磷杂质并实施高温退火，形成厚度15～70um和掺杂浓度2×1013～2×1015/cm3的N型掺杂缓冲层；腐蚀掉背面保护层，采用腐蚀或喷砂方法将背面打毛，形成吸杂源；去除正面保护层，在硅片正面进行IGBT元胞区的制作；从硅片背面研磨5～30um厚度的硅衬底，背面再腐蚀～2um厚度，留下厚度10～65um的N型缓冲层作为场终止区；完成背面集电极区的制作。本发明不需要昂贵的高能离子注入设备或外延设备可形成10～65um的场终止区，适合1700～6500V场终止型IGBT器件制造。
-
公开(公告)号：CN103579367B
公开(公告)日：2016-09-21
申请号：CN201310553976.7
申请日：2013-11-08
IPC分类号： H01L29/861 , H01L29/06 , H01L21/329
摘要： 本发明涉及一种功率器件及其制造方法，具体涉及一种低浓度掺杂发射区的快恢复二极管芯片及其制造方法。二极管芯片包括金属阴极和金属阳极，P型掺杂层，N型掺杂层，以及设置在P型掺杂层与N型掺杂层之间的N型衬底，场氧化层以及钝化保护层结构，其阳极为低浓度P型掺杂区，阴极为低浓度N型缓冲掺杂区和低浓度N型增强掺杂区，并通过正面保护工艺形成背面注入掺杂的特殊制造方式形成器件结构。本发明通过降低阳极与阴极发射极区的掺杂浓度从而降低PN结自键电势差，减少P型掺杂区域注入的空穴总量，从而整体优化了恢复二极管的性能，在保证快恢复二极管具有较低正向导通压降的同时，提高器件的动态性能。
-
公开(公告)号：CN103531616B
公开(公告)日：2016-04-20
申请号：CN201310525176.4
申请日：2013-10-30
IPC分类号： H01L29/06 , H01L29/861 , H01L21/329
摘要： 本发明涉及一种电力半导体器件及其制造方法，具体涉及一种沟槽型快恢复二极管及其制造方法。快恢复二极管包括衬底和P区，所述P区在衬底上形成，共同构成PN结，在所述PN结的两侧对称设置有沟槽区；所述衬底为均匀掺杂的N型硅衬底，在所述衬底N-层上生长有氧化层。本发明提供的沟槽型快恢复二极管，是通过湿法腐蚀去除PN结边缘弯曲处，消除PN结曲率导致的电场集中，通过三次光刻工艺即可实现包含钝化的、反向耐压接近平行平面结的高压二极管，具有制造方式简单，工艺要求低的特点。
-
公开(公告)号：CN104952936A
公开(公告)日：2015-09-30
申请号：CN201410113455.4
申请日：2014-03-25
IPC分类号： H01L29/861 , H01L21/329
CPC分类号： H01L29/861 , H01L29/6609
摘要： 本发明涉及一种半导体功率器件，具体涉及一种快速恢复二极管及其制造方法。快恢复二极管包括衬底和P区，所述P区在衬底上形成，衬底为非均匀掺杂(N-为均匀掺杂，N+为非均匀掺杂)的N型硅衬底，N型硅衬底包括从上到下依次分布的衬底N-层以及衬底N+层；所述P区包括从上到下依次排布的被腐蚀的P+区和P+区，所述P+区和衬底N-层形成P+N-结，被腐蚀的P+区用于在保证P+N-结两侧浓度的情况下降低P+区掺杂总量，降低P+区空穴注入量。本发明在保证P+N-结两侧浓度的情况下，通过对P+区硅进行腐蚀的方法来降低P+区的杂质总量，从而降低P+区注入到N-区的空穴数量，这样就可以通过较少的复合中心达到足够的反向恢复速度；同时，参与电导调制空穴数量的减少，使压降的温度系数接近于零，更易于并联。
-
公开(公告)号：CN103618006A
公开(公告)日：2014-03-05
申请号：CN201310525160.3
申请日：2013-10-30
IPC分类号： H01L29/861 , H01L29/06 , H01L21/329
CPC分类号： H01L29/872 , H01L29/0684 , H01L29/66143
摘要： 本发明涉及一种电力半导体器件及其制造方法，具体涉及一种快恢复二极管及其制造方法。本发明在有源区进行推结形成P+区和P区，推结形成过程包括，第一步进行硼注入，推结1-10um，第二步进行磷补偿注入，磷注入条件要求推结后只降低靠近硅表面处P区浓度但不足以使其反型，通过有源区补偿注入形成表面浓度低的P区，这样在保证PN结两侧浓度的情况下降低了正向导通时P区空穴注入量，在采用少子寿命控制时可不需要生成过多的复合中心，由此会带来一系列参数的优化。本发明提供的快恢复二极管及其制造方法，通过对P区进行磷补偿注入的方式实现P区表面浓度降低，从而实现正向导通时注入空穴数量的减少。
-
公开(公告)号：CN103594356A
公开(公告)日：2014-02-19
申请号：CN201310385233.3
申请日：2013-08-30
IPC分类号： H01L21/331
CPC分类号： H01L29/66333 , H01L29/36 , H01L29/7395 , H01L29/66325
摘要： 本发明涉及半导体器件技术领域的制造方法，具体涉及一种场终止型IGBT器件的制造方法。该方法包括下述步骤：选择N型掺杂FZ单晶硅片，厚度根据电压等级确定；从硅片背面离子注入磷杂质并实施高温退火，形成厚度15～70um和掺杂浓度2×1013～2×1015/cm3的N型掺杂缓冲层；腐蚀掉背面保护层，采用腐蚀或喷砂方法将背面打毛，形成吸杂源；去除正面保护层，在硅片正面进行IGBT元胞区的制作；从硅片背面研磨5～30um厚度的硅衬底，背面再腐蚀～2um厚度，留下厚度10～65um的N型缓冲层作为场终止区；完成背面集电极区的制作。本发明不需要昂贵的高能离子注入设备或外延设备可形成10～65um的场终止区，适合1700～6500V 场终止型 IGBT器件制造。
-
公开(公告)号：CN106611797A
公开(公告)日：2017-05-03
申请号：CN201510695743.X
申请日：2015-10-23
IPC分类号： H01L29/861 , H01L29/06 , H01L29/167 , H01L21/329 , H01L21/268
CPC分类号： H01L29/861 , H01L21/268 , H01L29/0684 , H01L29/167 , H01L29/6609
摘要： 本发明涉及一种具有局域金属寿命控制的功率器件及其制作方法，功率器件包括衬底和其上形成的P+区共同构成的PN结，在所述衬底N-层上生长有氧化层；在P+区内设有深能级掺杂层；深能级杂质的扩散完全依赖于温度，温度决定其扩散速度及在硅中的固溶度。在对深能级杂质进行热扩散时，采用单面退火，如激光退火方式进行，利用激光退火的局域温度分布在芯片轴向范围内实现深能级杂质的限定深度推结，本发明提供的技术方案实现器件局域金属寿命控制。
-
公开(公告)号：CN103531616A
公开(公告)日：2014-01-22
申请号：CN201310525176.4
申请日：2013-10-30
IPC分类号： H01L29/06 , H01L29/861 , H01L21/329
CPC分类号： H01L29/8613 , H01L29/0611 , H01L29/6609
摘要： 本发明涉及一种电力半导体器件及其制造方法，具体涉及一种沟槽型快恢复二极管及其制造方法。快恢复二极管包括衬底和P区，所述P区在衬底上形成，共同构成PN结，在所述PN结的两侧对称设置有沟槽区；所述衬底为均匀掺杂的N型硅衬底，在所述衬底N-层上生长有氧化层。本发明提供的沟槽型快恢复二极管，是通过湿法腐蚀去除PN结边缘弯曲处，消除PN结曲率导致的电场集中，通过三次光刻工艺即可实现包含钝化的、反向耐压接近平行平面结的高压二极管，具有制造方式简单，工艺要求低的特点。
-
公开(公告)号：CN105023836B
公开(公告)日：2017-12-05
申请号：CN201410169697.5
申请日：2014-04-25
IPC分类号： H01L21/283
摘要： 本发明涉及一种功率器件制作方法，具体涉及一种功率器件的背面buffer层制作方法。在3300V以上单晶硅片背面外延一层掺磷浓度高的外延N+层，然后进行背封，防止磷溢出及对相邻片正面造成自掺杂。进行芯片正面工艺，背面的外延N+层会在正面热过程作用下向单晶硅片N‑层进行扩散形成buffer层，在外延N+层浓度确定后，buffer层厚度决定于正面热过程，如厚度不足可在芯片正面工艺前增加一步热过程。本发明通过外延N+层，在实现buffer层的同时保留现有功率器件背面成熟工艺，避免金属粘附性问题；从结构上保证buffer层的完整及背面良好的欧姆接触。
-
-
-
-
-
-
-
-
-
搜索结果
63 条记录 (耗时 0.056 秒)
