一种场终止型IGBT器件的制造方法

    公开(公告)号:CN103594356B

    公开(公告)日:2017-10-17

    申请号:CN201310385233.3

    申请日:2013-08-30

    IPC分类号: H01L21/331

    摘要: 本发明涉及半导体器件技术领域的制造方法,具体涉及一种场终止型IGBT器件的制造方法。该方法包括下述步骤:选择N型掺杂FZ单晶硅片,厚度根据电压等级确定;从硅片背面离子注入磷杂质并实施高温退火,形成厚度15~70um和掺杂浓度2×1013~2×1015/cm3的N型掺杂缓冲层;腐蚀掉背面保护层,采用腐蚀或喷砂方法将背面打毛,形成吸杂源;去除正面保护层,在硅片正面进行IGBT元胞区的制作;从硅片背面研磨5~30um厚度的硅衬底,背面再腐蚀~2um厚度,留下厚度10~65um的N型缓冲层作为场终止区;完成背面集电极区的制作。本发明不需要昂贵的高能离子注入设备或外延设备可形成10~65um的场终止区,适合1700~6500V场终止型IGBT器件制造。

    一种基于N型注入层的IGBT芯片及其制造方法

    公开(公告)号:CN103531620B

    公开(公告)日:2017-02-08

    申请号:CN201310527108.1

    申请日:2013-10-30

    摘要: 本发明涉及半导体器件技术,具体涉及一种基于N型注入层的IGBT芯片及其制造方法。IGBT芯片包括有源区、终端区和栅极区,在所述有源区和所述终端区均设有N型注入层;所述N型注入层在有源区包括以下设置方式:所述N型注入层包围P-基区;所述N型注入层包围P-基区且延伸到栅氧化层的下方和所述N型注入层包围P-基区且未包围P-基区拐角处。还提供了一种IGBT芯片的制造方法,本发明中在IGBT设计时引入N型注入层,优化了终端区的设计,降低了终端区的尺寸。同时降低了有源区的饱和电压,提高了芯片的电流能力。本发明在不影响IGBT芯片其他性能的前提下,通过引入N型注入层,优化IGBT芯片各功能区域的比例,提高了IGBT芯片的电流能力。

    一种全压接IGBT模块及其装配方法

    公开(公告)号:CN103400831A

    公开(公告)日:2013-11-20

    申请号:CN201310308903.1

    申请日:2013-07-22

    IPC分类号: H01L25/07 H01L21/50 H05K1/18

    摘要: 本发明涉及电力半导体器件技术领域的功率器件及其装配方法,具体涉及一种全压接IGBT(绝缘栅双极型晶体管)模块及其装配方法。该IGBT模块包括至少一个IGBT组件、至少一个二极管芯片组件和PCB板,所述至少一个IGBT组件、至少一个二极管芯片组件均被压接在PCB板上对应的孔位内,所述PCB板通过PCB板定位块定位,设置于上、下端盖之间;IGBT封装结构为至少一层IGBT组件和二极管组件组合的叠层结构。本发明不用加工凸出电极群,降低加工量,提升加工效率,降低新产品设计成本,同时可降低模块尺寸及重量;整体结构更加简单紧凑、制作和装配更加简便、连接的可靠性更好、散热性能更好。

    一种功率器件的背面buffer层制作方法

    公开(公告)号:CN105023836B

    公开(公告)日:2017-12-05

    申请号:CN201410169697.5

    申请日:2014-04-25

    IPC分类号: H01L21/283

    摘要: 本发明涉及一种功率器件制作方法,具体涉及一种功率器件的背面buffer层制作方法。在3300V以上单晶硅片背面外延一层掺磷浓度高的外延N+层,然后进行背封,防止磷溢出及对相邻片正面造成自掺杂。进行芯片正面工艺,背面的外延N+层会在正面热过程作用下向单晶硅片N‑层进行扩散形成buffer层,在外延N+层浓度确定后,buffer层厚度决定于正面热过程,如厚度不足可在芯片正面工艺前增加一步热过程。本发明通过外延N+层,在实现buffer层的同时保留现有功率器件背面成熟工艺,避免金属粘附性问题;从结构上保证buffer层的完整及背面良好的欧姆接触。