-
公开(公告)号：CN110991131B
公开(公告)日：2023-11-24
申请号：CN201911244633.6
申请日：2019-12-06
Applicant: 国家电网有限公司 , 国网山东省电力公司信息通信公司 , 北京智芯微电子科技有限公司 , 青岛智芯半导体科技有限公司
IPC: G06F30/34 , G06F119/04 , G01R31/3185 , G01K7/01
Abstract: 本发明提供的一种用于FPGA的结温动态调节装置和方法，包括：配置与监测板、数字源表和电源；数字源表与待测FPGA的温度传感器的DXP端连接；电源与待测FPGA的温度传感器的DXN端连接；电源还与配置与监测板连接，用于向配置与监测板反馈待测FPGA的温度传感器的DXP端与DXN端间压差；配置与监测板与待测FPGA连接，用于基于寿命试验测试数据对待测FPGA的结温进行调节，还用于根据压差修订寿命试验测试数据。本发明提供的结温动态调节装置，可以在FPGA动态寿命试验过程中精确结温监测，具有广泛的适用性；本发明通过采用数字源表的测试方法，可以简化印刷电路板设计，节约了采购温度读取处理芯片的费用，降低了测试费用。
-
公开(公告)号：CN114584516A
公开(公告)日：2022-06-03
申请号：CN202210094557.0
申请日：2022-01-26
Applicant: 国网思极紫光(青岛)微电子科技有限公司 , 北京智芯微电子科技有限公司 , 国网山东省电力公司信息通信公司 , 国家电网有限公司 , 国网信息通信产业集团有限公司
IPC: H04L47/10
Abstract: 本发明提供一种以太网MAC控制器及其接收数据的方法，属于智能电力系统领域。所述方法以太网MAC控制器执行，包括：对接收数据进行帧类型判断；若当前帧为控制帧，则根据接收数据执行控制动作；若当前接收数据为VLAN帧或普通帧，则对当前接收数据进行接收类型匹配过滤或长度匹配过滤；若接收类型匹配过滤或长度匹配过滤成功，则继续接收数据，否则停止接收数据并删除已接收数据。通过在以太网MAC控制器中增加类型过滤模块进行类型过滤，实现在以太网MAC控制器上直接完成对接收数据的类型过滤，如果接收类型匹配过滤失败，则停止接收数据，且数据不会通过数据总线传输到CPU控制器。
-
公开(公告)号：CN112100960B
公开(公告)日：2021-03-09
申请号：CN202011297868.4
申请日：2020-11-19
Applicant: 北京智芯微电子科技有限公司 , 国家电网有限公司 , 国网山东省电力公司信息通信公司 , 国网思极紫光(青岛)微电子科技有限公司
IPC: G06F30/343
Abstract: 本发明提供一种动态检测FPGA芯片内压降的方法及FPGA芯片，属于芯片设计领域。所述方法包括：在FPGA芯片内部设置模数转换模块，通过所述模数转换模块将所述FPGA芯片的内部电路的输入电压转换为数字信号并输出；通过对FPGA芯片进行编程来配置FPGA芯片内的逻辑资源，以监控所述模数转换模块输出的数字信号的变化情况，根据所述模数转换模块输出的数字信号的变化情况确定所述FPGA芯片的内部电路的输入电压的压降。本发明通过在FPGA芯片中加入模数转换模块将内部电路的输入电压转换为数字信号，根据数字信号的变化情况确定内部电路的电源压降，实现对FPGA芯片内部电源设计薄弱的区域或动态功耗较大的模块的电源压降的检测，以防止FPGA芯片因局部电源压降过大发生异常。
-
公开(公告)号：CN113176974A
公开(公告)日：2021-07-27
申请号：CN202110735623.3
申请日：2021-06-30
Applicant: 北京智芯微电子科技有限公司 , 北京理工大学 , 国网山东省电力公司信息通信公司 , 国网思极紫光(青岛)微电子科技有限公司 , 国家电网有限公司 , 国网信息通信产业集团有限公司
IPC: G06F11/22 , G06F11/263
Abstract: 本发明公开了一种用于验证IP核的方法、装置及系统，本发明通过控制板卡生成测试数据；将测试数据发送至验证板卡，以使得验证板卡基于验证板卡内的IP核和测试数据对目标存储器进行读写访问操作；获取验证板卡从目标存储器读取的第一数据；根据测试数据及第一数据得到验证结果。通过在控制板卡中生成测试数据，并根据控制板卡中的程序控制验证板卡实现IP核的读写验证，避免了传统IP核验证需要硬件验证人员编写硬件验证语言导致开发时间长且灵活性差的缺陷，提高了IP核的验证效率。
-
公开(公告)号：CN113938127A
公开(公告)日：2022-01-14
申请号：CN202111016248.3
申请日：2021-08-31
Applicant: 国网思极紫光(青岛)微电子科技有限公司 , 北京智芯微电子科技有限公司 , 国网山东省电力公司信息通信公司 , 国家电网有限公司 , 国网信息通信产业集团有限公司
IPC: H03K19/17792 , H03K19/17764 , G01R31/3185 , G01R31/317
Abstract: 本发明提供一种可编程逻辑器件的互连线自校准电路、一种可编程逻辑器件的互连线自校准方法及一种可编程逻辑器件，属于可编程逻辑器件电路领域。互连线自校准电路包括：误码校验模块，用于检测可编程逻辑器件的内部逻辑电路与外部资源的数据交互过程中是否发生误码并生成对应的检测结果；校准模块，用于根据检测结果调整连接内部逻辑电路的互连线的驱动电压。本发明提供的自校准电路能根据误码校验模块的校验结果来调整连接内部逻辑电路的互连线的驱动电压，以调节互连线的速度，实现依据应用场景和应用需求调节互连线的速度，在高速应用模式下提高互连线速度，确保传输可靠性，在低速应用模式下降低互连线速度，节省器件功耗，延长器件寿命。
-
Patent Agency Ranking
公开(公告)号：CN112102868A
公开(公告)日：2020-12-18
申请号：CN202011284144.6
申请日：2020-11-17
Applicant: 北京智芯微电子科技有限公司 , 国家电网有限公司 , 国网山东省电力公司信息通信公司 , 国网思极紫光(青岛)微电子科技有限公司
Abstract: 本发明实施例提供一种嵌入式Flash存储器擦写电压处理电路、方法及芯片，属于芯片技术领域。所述电路包括依次连接的电压检测模块、电平转换模块和电压放电模块，电压检测模块的一端与电源相连，另一端接地，用于检测到电源电压低于阈值电压时，将低电平输出至电平转换模块，电平转换模块的一端与Flash存储器的擦写高电压端相连，另一端接地，用于将低电平转换为放电电压，电压放电模块的一端与Flash存储器的擦写高电压端相连，另一端接地，用于当接收到电压检测模块输出的放电电压时，将Flash存储器的擦写高电压端的擦写高电压泄放掉。本发明实施例适用于嵌入式Flash存储器擦写电压的处理过程。
-
公开(公告)号：CN112100960A
公开(公告)日：2020-12-18
申请号：CN202011297868.4
申请日：2020-11-19
Applicant: 北京智芯微电子科技有限公司 , 国家电网有限公司 , 国网山东省电力公司信息通信公司 , 国网思极紫光(青岛)微电子科技有限公司
IPC: G06F30/343
Abstract: 本发明提供一种动态检测FPGA芯片内压降的方法及FPGA芯片，属于芯片设计领域。所述方法包括：在FPGA芯片内部设置模数转换模块，通过所述模数转换模块将所述FPGA芯片的内部电路的输入电压转换为数字信号并输出；通过对FPGA芯片进行编程来配置FPGA芯片内的逻辑资源，以监控所述模数转换模块输出的数字信号的变化情况，根据所述模数转换模块输出的数字信号的变化情况确定所述FPGA芯片的内部电路的输入电压的压降。本发明通过在FPGA芯片中加入模数转换模块将内部电路的输入电压转换为数字信号，根据数字信号的变化情况确定内部电路的电源压降，实现对FPGA芯片内部电源设计薄弱的区域或动态功耗较大的模块的电源压降的检测，以防止FPGA芯片因局部电源压降过大发生异常。
-
公开(公告)号：CN111123083A
公开(公告)日：2020-05-08
申请号：CN201911244497.0
申请日：2019-12-06
Applicant: 国家电网有限公司 , 国网山东省电力公司信息通信公司 , 北京智芯微电子科技有限公司 , 国网思极紫光(青岛)微电子科技有限公司
IPC: G01R31/3177 , G01R31/3185
Abstract: 本发明提供了一种针对FPGA PLL IP核的测试系统和方法，包括：待测电路板以及与待测电路板分别连接的信号源和PC机；PC机还与信号源连接；待测FPGA芯片安装于待测电路板上；PC机用于基于预先设定的测试用例触发信号源生成时钟信号；还用于基于测试用例生成测试位流码，并将测试位流码通过待测电路板下载到待测FPGA芯片中；待测电路板用于将待测FPGA芯片基于测试位流码和时钟信号进行运算生成的输出信号传递给PC机；PC机还用于对待测FPGA芯片的输出信号进行分析，完成测试。本发明实现了FPGA芯片中PLL IP核的自动测试，该测试平台可以对没有内建自测试电路的PLL IP核做全面的测试，也可以对有内建自测试电路的PLL IP核做补充测试。
-
公开(公告)号：CN110991131A
公开(公告)日：2020-04-10
申请号：CN201911244633.6
申请日：2019-12-06
Applicant: 国家电网有限公司 , 国网山东省电力公司信息通信公司 , 北京智芯微电子科技有限公司 , 国网思极紫光(青岛)微电子科技有限公司
IPC: G06F30/34 , G06F119/04 , G01R31/3185 , G01K7/01
Abstract: 本发明提供的一种用于FPGA的结温动态调节装置和方法，包括：配置与监测板、数字源表和电源；数字源表与待测FPGA的温度传感器的DXP端连接；电源与待测FPGA的温度传感器的DXN端连接；电源还与配置与监测板连接，用于向配置与监测板反馈待测FPGA的温度传感器的DXP端与DXN端间压差；配置与监测板与待测FPGA连接，用于基于寿命试验测试数据对待测FPGA的结温进行调节，还用于根据压差修订寿命试验测试数据。本发明提供的结温动态调节装置，可以在FPGA动态寿命试验过程中精确结温监测，具有广泛的适用性；本发明通过采用数字源表的测试方法，可以简化印刷电路板设计，节约了采购温度读取处理芯片的费用，降低了测试费用。
-
公开(公告)号：CN114185822B
公开(公告)日：2024-05-24
申请号：CN202111308502.7
申请日：2021-11-05
Applicant: 北京智芯微电子科技有限公司 , 国网思极紫光(青岛)微电子科技有限公司 , 国网信息通信产业集团有限公司 , 国网山东省电力公司信息通信公司 , 国家电网有限公司
Abstract: 本发明涉及数据缓存技术领域，提供一种多指针弹性缓冲器、增删控制字符的方法及存储介质。所述多指针弹性缓冲器，包括写指针、读指针、存储器，还包括：字符集检测模块和缓冲阈值测量模块；所述字符集检测模块配置有多组根据不同的接口协议定义的控制字符集检测逻辑，用于选择当前的控制字符集检测逻辑，检测输入数据中的控制字符集，在检测到控制字符集的情况下生成字符集检测信号；所述缓冲阈值测量模块用于确定存储器中有效数据的状态，在获取到字符集检测信号的情况下，根据存储器中当前的有效数据的状态确定读指针的递增值。本发明提高了弹性缓冲器设计的复用性和应用范围，且逻辑结构简单。
-
-
-
-
-
-
-
-
-
Search Results
45
records
(took 0.101 seconds)
