公开(公告)号：CN118426840A

公开(公告)日：2024-08-02

申请号：CN202410544616.9

申请日：2024-01-23

申请人： 合芯科技(苏州)有限公司 ,  合芯科技有限公司

发明人： 王俊卿 ,  涂冰 ,  刘恒

IPC分类号： G06F9/38

摘要： 本申请提供一种指令集处理系统、方法及电子设备，该指令集处理系统包括：内核单元，用于支持处理精简指令集计算机架构下的指令集格式；一致性网络网格互联总线，用于支持处理ARM架构下的指令集格式；指令集处理单元，设置于内核单元和一致性网络网格互联总线之间，用于对接收到内核单元下发的第一指令集提供指令集处理功能，以将第一指令集格式转换为一致性网络网格互联总线支持处理的指令集格式，其中，指令集处理功能包括如下至少之一:非缓存一致性存储、非缓存一致性读数据、无效高速缓存地址转换条目、数据同步。可以实现兼容CPU不同架构下的支持不同指令集部件。

公开(公告)号：CN117608667B

公开(公告)日：2024-05-24

申请号：CN202410089039.9

申请日：2024-01-23

申请人： 合芯科技(苏州)有限公司 ,  合芯科技有限公司

发明人： 王俊卿 ,  涂冰 ,  刘恒

IPC分类号： G06F9/38

摘要： 本申请提供一种指令集处理系统、方法及电子设备，该指令集处理系统包括：内核单元，用于支持处理精简指令集计算机架构下的指令集格式；一致性网络网格互联总线，用于支持处理ARM架构下的指令集格式；指令集处理单元，设置于内核单元和一致性网络网格互联总线之间，用于对接收到内核单元下发的第一指令集提供指令集处理功能，以将第一指令集格式转换为一致性网络网格互联总线支持处理的指令集格式，其中，指令集处理功能包括如下至少之一:非缓存一致性存储、非缓存一致性读数据、无效高速缓存地址转换条目、数据同步。可以实现兼容CPU不同架构下的支持不同指令集部件。

公开(公告)号：CN117608667A

公开(公告)日：2024-02-27

申请号：CN202410089039.9

申请日：2024-01-23

申请人： 合芯科技(苏州)有限公司 ,  合芯科技有限公司

发明人： 王俊卿 ,  涂冰 ,  刘恒

IPC分类号： G06F9/38

摘要： 本申请提供一种指令集处理系统、方法及电子设备，该指令集处理系统包括：内核单元，用于支持处理精简指令集计算机架构下的指令集格式；一致性网络网格互联总线，用于支持处理ARM架构下的指令集格式；指令集处理单元，设置于内核单元和一致性网络网格互联总线之间，用于对接收到内核单元下发的第一指令集提供指令集处理功能，以将第一指令集格式转换为一致性网络网格互联总线支持处理的指令集格式，其中，指令集处理功能包括如下至少之一:非缓存一致性存储、非缓存一致性读数据、无效高速缓存地址转换条目、数据同步。可以实现兼容CPU不同架构下的支持不同指令集部件。

公开(公告)号：CN116090374A

公开(公告)日：2023-05-09

申请号：CN202211666730.6

申请日：2022-12-23

申请人： 浙江大学 ,  合芯科技有限公司

发明人： 刘鹏 ,  胡文超 ,  刘扬帆 ,  刘恒 ,  钱晨

IPC分类号： G06F30/33 ,  G06F115/10

摘要： 本发明公开了基于指令码表的指令测试序列生成方法，根据指令集体系架构规范构建指令码表模型；根据指令码表模型构建覆盖率历史记录表；构建指令测试序列，将生成的指令测试序列中的指令分别送入待验证处理器和指令模拟器中，检查并记录每一条指令处理器执行前后的寄存器资源状态和处理器给出的异常信号，判断并修改暗指令缺陷。本发明以指令码表为基础，根据指令码表构建覆盖率历史记录表，再以覆盖率历史记录表驱动指令生成。相比于现有的指令测试序列生成方法，本发明在保证对暗指令全覆盖的同时提高对指令集架构中暗指令缺陷的检测效率。

公开(公告)号：CN117784677A

公开(公告)日：2024-03-29

申请号：CN202311778474.4

申请日：2023-12-21

申请人： 上海合芯数字科技有限公司 ,  合芯科技有限公司

发明人： 许越 ,  刘恒 ,  刘洋 ,  刘丹

IPC分类号： G05B19/042 ,  G06F1/12

摘要： 本申请涉及一种控制器、处理器以及PVT传感器的控制方法。控制器用于控制PVT传感器，控制器包括：第一接口模块，用于接收第一时钟信号、第二时钟信号、使能测量信号和传感器参数；第二接口模块，用于接收第一时钟信号，并将第一时钟信号传输至PVT传感器；使能寄存模块，用于存储接收的使能测量信号；参数寄存模块，用于存储接收的传感器参数，传感器参数用于适配PVT传感器；同步模块，用于对使能测量信号和传感器参数进行跨时钟域转化；控制模块，用于根据使能测量信号输出控制信号，以控制PVT传感器进行采集工作；结果寄存模块，用于基于第二时钟信号，并根据控制模块输出的控制信号将PVT传感器采集的数据进行分区存储。

公开(公告)号：CN118244876A

公开(公告)日：2024-06-25

申请号：CN202410323452.7

申请日：2024-03-20

申请人： 上海合芯数字科技有限公司 ,  合芯科技有限公司

发明人： 石英正 ,  刘恒

IPC分类号： G06F1/324 ,  G06F1/3234 ,  G06F1/24

摘要： 本申请提供一种处理器功耗控制方法、处理器及电子设备，处理器包括功耗检测单元、处理器核心单元和时钟复位生成单元，功耗检测单元的输入端与处理器核心单元的输出端连接，功耗检测单元输出端与时钟复位生成单元输入端连接；时钟复位生成单元输出端与处理器核心单元输入端连接；功耗检测单元用于检测处理器核心单元在第一预设统计周期内对应的第一指令完成次数，并在所述第一指令完成次数小于第一预设次数阈值时，发送高电平的低活跃信号至时钟复位生成单元；所述时钟复位生成单元用于根据所述高电平的低活跃信号降低处理器核心单元的时钟频率。本申请的方案，可以更快降低处理器核心单元的功耗，提高处理器的功耗控制效果。

公开(公告)号：CN117914448A

公开(公告)日：2024-04-19

申请号：CN202410082192.9

申请日：2024-01-19

申请人： 上海合芯数字科技有限公司 ,  合芯科技有限公司

发明人： 涂冰 ,  王俊卿 ,  刘恒 ,  刘扬帆 ,  周家强 ,  徐冲

IPC分类号： H04L1/00

摘要： 本申请提供一种数据传输方法、装置、系统和设备。该方法应用于发送端，方法包括：获取目标传输数据；其中，所述目标传输数据的无效字节中包括第一校验数据，所述第一校验数据为对所述目标传输数据中有效字节的数据进行校验的数据；将所述目标传输数据发送至接收端，以使得所述接收端基于所述目标传输数据中的第一校验数据对所述目标传输数据中有效字节的数据进行校验。本申请的方法可增加数据传输可靠性，其数据传输成本低、效率高。