半导体器件及其形成方法

    公开(公告)号:CN113517274B

    公开(公告)日:2025-03-25

    申请号:CN202010723363.3

    申请日:2020-07-24

    Inventor: 严章英 王新泳

    Abstract: 本申请公开了半导体器件及其形成方法。一种半导体器件包括衬底、有源区域、隔离结构、第一金属线、栅极结构、源极/漏极区域、源极/漏极接触件和第二金属线。有源区域从衬底的顶表面突出。隔离结构在衬底之上并且横向围绕有源区域。第一金属线在隔离结构中。栅极结构在有源区域之上。源极/漏极区域在有源区域中。源极/漏极接触件在有源区域之上并且电连接到源极/漏极区域。第二金属线在栅极结构和源极/漏极接触件之上,其中,第二金属线与第一金属线垂直地重叠。

    存储器设备
    4.
    发明授权

    公开(公告)号:CN113270130B

    公开(公告)日:2024-08-09

    申请号:CN202010472734.5

    申请日:2020-05-29

    Abstract: 本公开涉及存储器设备。一种存储器设备包括第一组的第一多个程序线、第二组的第二多个程序线、以及多个地址线。第二多个程序线被布置为紧邻第一多个程序线并与第一多个程序线平行。多个地址线分别耦合到第一多个程序线和第二多个程序线。在布局视图中,多个地址线是绞合的,并且与第一多个程序线和第二多个程序线相交。第一多个程序线或第二多个程序线中的至少两个相邻的程序线具有彼此不同的长度。本文还公开了一种方法。

    具有有源区域凹凸部的集成电路

    公开(公告)号:CN113809073A

    公开(公告)日:2021-12-17

    申请号:CN202010898013.0

    申请日:2020-08-31

    Abstract: 本公开涉及具有有源区域凹凸部的集成电路。一种IC结构包括第一和第二晶体管、隔离区域和第一栅极延伸部。第一晶体管包括第一栅极以及分别位于第一栅极的相对侧的第一源极/漏极区域。第二晶体管包括第二栅极以及分别位于第二栅极的相对侧的第二源极/漏极区域。隔离区域横向位于第一和第二晶体管之间。第一个第一源极/漏极区域具有从隔离区域的第一边界突出的第一源极/漏极延伸部,并且第一个第二源极/漏极区域具有从隔离区域的第二边界突出的第二源极/漏极延伸部。第一栅极延伸部从第一栅极延伸到与隔离区域交叠的位置。

    具有有源区域凹凸部的集成电路

    公开(公告)号:CN113809073B

    公开(公告)日:2024-03-22

    申请号:CN202010898013.0

    申请日:2020-08-31

    Abstract: 本公开涉及具有有源区域凹凸部的集成电路。一种IC结构包括第一和第二晶体管、隔离区域和第一栅极延伸部。第一晶体管包括第一栅极以及分别位于第一栅极的相对侧的第一源极/漏极区域。第二晶体管包括第二栅极以及分别位于第二栅极的相对侧的第二源极/漏极区域。隔离区域横向位于第一和第二晶体管之间。第一个第一源极/漏极区域具有从隔离区域的第一边界突出的第一源极/漏极延伸部,并且第一个第二源极/漏极区域具有从隔离区域的第二边界突出的第二源极/漏极延伸部。第一栅极延伸部从第一栅极延伸到与隔离区域交叠的位置。

    存储器设备
    8.
    发明公开

    公开(公告)号:CN113270130A

    公开(公告)日:2021-08-17

    申请号:CN202010472734.5

    申请日:2020-05-29

    Abstract: 本公开涉及存储器设备。一种存储器设备包括第一组的第一多个程序线、第二组的第二多个程序线、以及多个地址线。第二多个程序线被布置为紧邻第一多个程序线并与第一多个程序线平行。多个地址线分别耦合到第一多个程序线和第二多个程序线。在布局视图中,多个地址线是绞合的,并且与第一多个程序线和第二多个程序线相交。第一多个程序线或第二多个程序线中的至少两个相邻的程序线具有彼此不同的长度。本文还公开了一种方法。

Patent Agency Ranking