公开(公告)号：CN118352357A

公开(公告)日：2024-07-16

申请号：CN202410321626.6

申请日：2024-03-20

Applicant: 台湾积体电路制造股份有限公司

Inventor： 赖蓓盈 ,  陈昱璇 ,  陈彦甫 ,  许嘉芸 ,  侯承浩 ,  李达元 ,  徐志安

IPC: H01L27/088 ,  H01L29/423 ,  H01L21/8234

Abstract: 本申请的实施例提供了半导体器件，其中，第一n型晶体管包括第一沟道组件、设置在第一沟道组件上方的未掺杂的第一栅极介电层、以及设置在未掺杂的第一栅极介电层上方的第一栅电极。第二n型晶体管包括第二沟道组件和设置在第二沟道组件上方的掺杂的第二栅极介电层。第二栅极介电层掺杂有p型偶极子材料。第二栅电极设置在第二栅极介电层上方。第一n型晶体管或第二n型晶体管中的至少一个还包括无铝导电层。无铝导电层设置在第一栅极介电层和第一栅电极之间或者第二栅极介电层和第二栅电极之间。本申请的实施例还提供了制造半导体器件的方法。

公开(公告)号：CN118315386A

公开(公告)日：2024-07-09

申请号：CN202410300667.7

申请日：2024-03-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 赖德洋 ,  陈彦甫 ,  陈书涵 ,  林宗达 ,  李达元 ,  徐志安

IPC: H01L27/092 ,  H01L21/8238

Abstract: 提供了半导体结构及其形成方法。一种示例方法包括接收工件，该工件包括衬底、衬底的第一区上的第一沟道构件、衬底的第二区上的第二沟道构件和衬底的第三区上方的第三沟道构件，沉积第一栅极介电层以包绕第一沟道构件中的每个，以及所述第三沟道构件中的每一者，选择性地沉积第一偶极层以包裹所述第三沟道构件的每个，执行第一退火工艺以将所述第一偶极层中的第一掺杂剂驱动到所述第二沟道构件周围的所述第一栅极介电层中，去除所述第一偶极层，且在所述去除之后，沉积第二栅极介电层以包裹围绕所述第一沟道构件、所述第二沟道构件和所述第三沟道构件。

公开(公告)号：CN114823512A

公开(公告)日：2022-07-29

申请号：CN202210071236.9

申请日：2022-01-21

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林揆伦 ,  陈彦甫 ,  李达元 ,  林宗达 ,  徐志安

IPC: H01L21/8234

Abstract: 本公开提供一种半导体装置结构的形成方法。半导体装置结构的形成方法包括提供基板与基板之上的绝缘层。半导体装置结构的形成方法包括利用原子层沉积制程于绝缘层之上及宽沟槽与窄沟槽中沉积栅极介电层。半导体装置结构的形成方法包括于栅极介电层之上形成栅极电极层。半导体装置结构的形成方法包括移除位于宽沟槽与窄沟槽之外的栅极介电层与栅极电极层。

公开(公告)号：CN115732413A

公开(公告)日：2023-03-03

申请号：CN202210523897.0

申请日：2022-05-13

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈彦甫 ,  林揆伦 ,  李达元 ,  徐志安

IPC: H01L21/8234 ,  H01L27/088

Abstract: 方法包括在基底结构中形成第一沟槽和第二沟槽。第一沟槽具有第一纵横比，并且第二沟槽具有低于第一纵横比的第二纵横比。然而执行沉积工艺以沉积层。该层包括延伸到第一沟槽中的第一部分以及延伸到第二沟槽中的第二部分。第一部分具有第一厚度。第二部分具有比第一厚度大第一差值的第二厚度。方法还包括执行回蚀刻工艺以蚀刻该层。在回蚀刻工艺之后，第一部分具有第三厚度，并且第二部分具有第四厚度。第三厚度和第四厚度之间的第二差值小于第一差值。

公开(公告)号：CN112750780A

公开(公告)日：2021-05-04

申请号：CN202011182854.8

申请日：2020-10-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林揆伦 ,  陈彦甫 ,  林柏廷 ,  张家源 ,  于雄飞 ,  徐志安

IPC: H01L21/8238 ,  H01L27/092

Abstract: 提供半导体装置与其形成方法。方法包括形成鳍状物，且鳍状物自基板延伸；以及沿着鳍状物的上表面与侧壁形成栅极介电层。沿着鳍状物的上表面的栅极介电层的第一厚度，大于沿着鳍状物的侧壁的栅极介电层的第二厚度。