公开(公告)号：CN108122782B

公开(公告)日：2021-08-20

申请号：CN201710778827.9

申请日：2017-09-01

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林奕安 ,  郭铂漳 ,  张庆全 ,  施佑龙

IPC: H01L21/48

Abstract: 提供一种半导体结构的制造方法。方法包含沉积导电材料在基材上，以及移除导电材料的一部分，以形成具有桶状外形的导电结构。导电结构的主体部分的宽度是大于导电结构的上部分的宽度及底部部分的宽度。

公开(公告)号：CN108231535A

公开(公告)日：2018-06-29

申请号：CN201710646918.7

申请日：2017-08-01

Applicant: 台湾积体电路制造股份有限公司

Inventor： 施佑龙 ,  李肇耿 ,  郭铂漳 ,  张庆全 ,  林奕安

IPC: H01L21/02 ,  C23C16/44

Abstract: 一种具有钝化层的半导体装置的制造方法，包括使用第一沉积制程，沉积介电层于导电垫上方。上述方法还包括使用高密度等离子化学气相沉积，沉积第一钝化层直接位于上述介电层的上方。上述第一沉积制程与高密度等离子化学气相沉积不同。所述介电层的厚度足以避免在沉积第一钝化层所产生的电荷到达所述导电垫。

公开(公告)号：CN110660676A

公开(公告)日：2020-01-07

申请号：CN201910537982.0

申请日：2019-06-20

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王韻婷 ,  林奕安 ,  张庆全 ,  郭铂漳

IPC: H01L21/48 ,  H01L23/498

Abstract: 提供一种半导体晶粒的制造方法。形成下钝化层于半导体基板之上的介电层上。然后，形成第一开口于下钝化层内以露出介电层的一部分。接着，形成金属垫于第一开口内。之后，形成第一氧化物系钝化层于金属垫之上。然后，形成第二氧化物系钝化层于第一氧化物系钝化层之上。第二氧化物系钝化层具有硬度小于第一氧化物系钝化层的硬度。

公开(公告)号：CN108122782A

公开(公告)日：2018-06-05

申请号：CN201710778827.9

申请日：2017-09-01

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林奕安 ,  郭铂漳 ,  张庆全 ,  施佑龙

IPC: H01L21/48

Abstract: 提供一种半导体结构的制造方法。方法包含沉积导电材料在基材上，以及移除导电材料的一部分，以形成具有桶状外形的导电结构。导电结构的主体部分的宽度是大于导电结构的上部分的宽度及底部部分的宽度。