公开(公告)号：CN114927613A

公开(公告)日：2022-08-19

申请号：CN202210396003.6

申请日：2022-04-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林毓超 ,  陈佑升 ,  卡罗斯·H·迪亚兹 ,  邱大秦

IPC: H01L45/00 ,  H01L27/24

Abstract: 本发明实施例是有关于一种存储单元、具有存储单元的半导体器件及制造存储单元的方法。一种存储单元包括底部电极、存储元件层、第一缓冲层以及顶部电极。存储元件层设置在底部电极之上。第一缓冲层插入在存储元件层与底部电极之间，其中第一缓冲层的热导率小于存储元件层的热导率。顶部电极设置在存储元件层之上，其中存储元件层设置在顶部电极与第一缓冲层之间。

公开(公告)号：CN112531108A

公开(公告)日：2021-03-19

申请号：CN202010511919.2

申请日：2020-06-08

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈佑昇 ,  邱大秦 ,  吴昭谊 ,  卡罗司·迪亚兹

IPC: H01L45/00 ,  H01L27/24

Abstract: 本揭露的部分实施例包括一记忆体元件，包含导电线、第一二维材料层、相变化元件和上电极。第一二维材料层位于导电线上方。相变化元件至少部分通过第一二维材料层和导电线分离。上电极位于相变化元件上方。

公开(公告)号：CN115472739A

公开(公告)日：2022-12-13

申请号：CN202210174803.3

申请日：2022-02-24

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林毓超 ,  李东颖 ,  邱大秦

IPC: H01L45/00 ,  H01L27/24

Abstract: 一种存储单元包括底部电极、第一介电层、可变电阻层以及顶部电极。第一介电层在侧向上环绕底部电极。底部电极的顶表面位于比第一介电层的顶表面的水平高度低的水平高度处。可变电阻层设置在底部电极以及第一介电层上。可变电阻层与底部电极的顶表面以及第一介电层的顶表面接触。顶部电极设置在可变电阻层上。

公开(公告)号：CN114927612A

公开(公告)日：2022-08-19

申请号：CN202210015064.3

申请日：2022-01-07

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林毓超 ,  陈佑昇 ,  邱大秦

IPC: H01L45/00 ,  H01L27/24

Abstract: 本发明实施例是有关于一种存储单元、具有存储单元的半导体器件及制造存储单元的方法。一种存储单元包括介电结构、存储元件结构以及顶部电极。存储元件结构设置在介电结构中，且存储元件结构包括第一部分及第二部分。第一部分包括第一侧及与第一侧相对的第二侧，其中第一侧的宽度小于第二侧的宽度。第二部分连接到第一部分的第二侧，其中第二部分的宽度大于第一侧的宽度。顶部电极设置在存储元件结构上，其中第二部分设置在第一部分与顶部电极之间。