-
Patent Agency Ranking
公开(公告)号：CN110931353A
公开(公告)日：2020-03-27
申请号：CN201910751986.9
申请日：2019-08-15
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/027 , G03F7/00
Abstract: 本申请实施例涉及半导体结构及其制造方法。一种制造半导体结构的方法包含：提供掩模，所述掩模包含：第一衬底；第一掩模层，其安置于所述第一衬底上，所述第一掩模层包含延伸穿过所述第一掩模层的多个第一凹槽；第二掩模层，其安置于所述第一掩模层上且包含延伸穿过所述第二掩模层的多个第二凹槽；提供第二衬底，所述第二衬底包含安置于所述第二衬底上的光刻胶层；及投射预定电磁辐射穿过所述掩模而朝向所述光刻胶层，其中所述第一掩模层至少部分透射所述预定电磁辐射，所述第二掩模层不透射所述预定电磁辐射，且所述第二掩模层的至少一部分安置于所述多个第二凹槽的两者之间。
-
公开(公告)号：CN104281009B
公开(公告)日：2016-05-04
申请号：CN201310439447.4
申请日：2013-09-24
Applicant: 台湾积体电路制造股份有限公司
IPC: G03F7/20
CPC classification number: H01L22/20 , G01B11/14 , G03F7/70633
Abstract: 本发明的一些实施例涉及光刻重叠采样，其中一种对准方法包括：在晶圆的一面上限定多个区域；以及将多个区域组织成正交区域结构和两个或更多个连续区域结构。在两个或更多个连续区域结构的每一个区域内测量第一数量的对准结构位置，并且在正交区域结构的每一个区域内测量第二数量的对准结构位置，第二数量大于第一数量。然后，基于测量得到的两个或更多区连续区域结构和正交区域结构的对准结构位置，将部件或层与之前形成的部件或层对准。
-
公开(公告)号：CN107092167B
公开(公告)日：2019-01-08
申请号：CN201710084211.1
申请日：2017-02-16
Applicant: 台湾积体电路制造股份有限公司
IPC: G03F7/20
Abstract: 本发明的实施例提供了一种用于无布局套刻控制的方法。在一些实施例中，使用掩模来图案化覆盖工件的目标层。图案化形成了根据第一曝光场布局布置的多个曝光场。测量曝光场相对于工件的对准以产生位移矢量。使用位移矢量和参考场布局来训练场间模型和场内模型。转变该场内模型以用于第二曝光场布局，其中，第二曝光场布局不同于第一曝光场布局。基于训练的场间模型和转变的场内模型产生套刻校正。本发明的实施例还提供了一种用于套刻控制的系统。
-
公开(公告)号：CN107092167A
公开(公告)日：2017-08-25
申请号：CN201710084211.1
申请日：2017-02-16
Applicant: 台湾积体电路制造股份有限公司
IPC: G03F7/20
CPC classification number: G03F7/70633 , G03F9/7003 , G03F7/705
Abstract: 本发明的实施例提供了一种用于无布局套刻控制的方法。在一些实施例中，使用掩模来图案化覆盖工件的目标层。图案化形成了根据第一曝光场布局布置的多个曝光场。测量曝光场相对于工件的对准以产生位移矢量。使用位移矢量和参考场布局来训练场间模型和场内模型。转变该场内模型以用于第二曝光场布局，其中，第二曝光场布局不同于第一曝光场布局。基于训练的场间模型和转变的场内模型产生套刻校正。本发明的实施例还提供了一种用于套刻控制的系统。
-
公开(公告)号：CN104281009A
公开(公告)日：2015-01-14
申请号：CN201310439447.4
申请日：2013-09-24
Applicant: 台湾积体电路制造股份有限公司
IPC: G03F7/20
CPC classification number: H01L22/20 , G01B11/14 , G03F7/70633
Abstract: 本发明的一些实施例涉及光刻重叠采样，其中一种对准方法包括：在晶圆的一面上限定多个区域；以及将多个区域组织成正交区域结构和两个或更多个连续区域结构。在两个或更多个连续区域结构的每一个区域内测量第一数量的对准结构位置，并且在正交区域结构的每一个区域内测量第二数量的对准结构位置，第二数量大于第一数量。然后，基于测量得到的两个或更多区连续区域结构和正交区域结构的对准结构位置，将部件或层与之前形成的部件或层对准。
-
-
-
-
Search Results
5
records
(took 0.024 seconds)
