公开(公告)号：CN101740488B

公开(公告)日：2014-12-10

申请号：CN200910212023.8

申请日：2009-11-06

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郑双铭 ,  汪建荣 ,  蔡信谊 ,  林耕竹 ,  柯忠祁

IPC: H01L21/768

CPC classification number: H01L21/31144 ,  H01L21/76808 ,  H01L2221/1063

Abstract: 本发明提供改善对于半导体装置中的形成通孔或沟槽的后蚀刻的方法。在较佳实施例中，包含进行一初始蚀刻以在一介电层上形成一元件，接着在此介电层上形成一重盖层，接着再进行额外蚀刻及回蚀刻工艺步骤。此重盖方法提供保护底下膜层及避免其在蚀刻后受到损伤。使用本发明可得到一致的元件轮廓及关键尺寸，增加时依性介电质击穿。

公开(公告)号：CN101740488A

公开(公告)日：2010-06-16

申请号：CN200910212023.8

申请日：2009-11-06

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郑双铭 ,  汪建荣 ,  蔡信谊 ,  林耕竹 ,  柯忠祁

IPC: H01L21/768

CPC classification number: H01L21/31144 ,  H01L21/76808 ,  H01L2221/1063

Abstract: 本发明提供改善对于半导体装置中的形成通孔或沟槽的后蚀刻的方法。在较佳实施例中，包含进行一初始蚀刻以在一介电层上形成一元件，接着在此介电层上形成一重盖层，接着再进行额外蚀刻及回蚀刻工艺步骤。此重盖方法提供保护底下膜层及避免其在蚀刻后受到损伤。使用本发明可得到一致的元件轮廓及关键尺寸，增加时依性介电质击穿。