公开(公告)号：CN114792617A

公开(公告)日：2022-07-26

申请号：CN202110850151.6

申请日：2021-07-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林集祥 ,  张正峰 ,  吴俊毅 ,  柯诗彧 ,  廖志腾

IPC: H01J37/32

Abstract: 用于活化电浆处理设备的组件的方法，电浆处理设备包括一感测器，用于检测在电浆处理工具的保护性表面涂层上的剥离弱化层的厚度或粗糙度、和/或用于检测由这样的剥离弱化层所产生的空浮的污染物。此方法包括：检测剥离弱化层积聚的有害物质的量、或来自此剥离弱化层的原子或分子的空浮的浓度，以及启始活化制程其对于此剥离弱化层进行珠磨以将此剥离弱化层从组件移除，同时维持保护性表面涂层的完整性。

公开(公告)号：CN114496918A

公开(公告)日：2022-05-13

申请号：CN202210072996.1

申请日：2022-01-21

Applicant: 台湾积体电路制造股份有限公司

Inventor： 赖盈妤 ,  林志轩 ,  陈玺中 ,  廖志腾

IPC: H01L21/8234 ,  H01L27/088

Abstract: 形成集成电路结构的方法包括形成晶体管的源极/漏极区，在源极/漏极区上方形成第一层间电介质，以及在源极/漏极区上方形成下部源极/漏极接触插塞，并且下部源极/漏极接触插塞电耦合至源极/漏极区。下部源极/漏极接触插塞延伸至第一层间电介质中。方法还包括在第一层间电介质和下部源极/漏极接触插塞上方沉积蚀刻停止层，在蚀刻停止层上方沉积第二层间电介质；以及执行刻蚀工艺以蚀刻第二层间电介质、蚀刻停止层和第一层间电介质的上部来形成开口，并且下部源极/漏极接触插塞的顶表面和侧壁暴露至开口；以及在开口中形成上部接触插塞。本发明的实施例还涉及集成电路结构以及另一种一种集成电路结构。

公开(公告)号：CN113130395A

公开(公告)日：2021-07-16

申请号：CN202011606619.9

申请日：2020-12-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 游家齐 ,  谢瑞夫 ,  林侑立 ,  廖志腾 ,  陈臆仁

IPC: H01L21/8234 ,  H01L21/8238 ,  H01L27/088 ,  H01L27/092

Abstract: 在方法中，在半导体鳍上方形成第一介电层，在第一介电层上方形成第二介电层，使第二介电层凹进至每个半导体的顶部之下，在凹进的第二介电层上方形成第三介电层，使第三介电层凹进至半导体鳍的顶部之下，从而形成壁鳍。壁鳍包括凹进的第三介电层和设置在凹进的第三介电层下方的凹进的第二介电层，使第一介电层凹进至壁鳍的顶部之下，形成鳍衬垫层，使鳍衬垫层凹进并且使半导体鳍凹进，以及分别在凹进的半导体鳍上方形成源极/漏极外延层。源极/漏极外延层通过壁鳍彼此分隔开。本申请的实施例还涉及制造半导体器件的方法和半导体器件。

公开(公告)号：CN107665862A

公开(公告)日：2018-02-06

申请号：CN201710561145.2

申请日：2017-07-11

Applicant: 台湾积体电路制造股份有限公司

Inventor： 廖志腾 ,  邱意为 ,  郑志玄 ,  许立德

IPC: H01L21/8238 ,  H01L27/092

Abstract: 一种方法包括蚀刻半导体衬底以形成第一沟槽和第二沟槽。在第一沟槽和第二沟槽之间留下半导体衬底的剩余部分作为半导体区。在半导体区的侧壁上和半导体区的顶面上方形成掺杂的介电层。掺杂的介电层包括掺杂剂。第一沟槽和第二沟槽填充有介电材料。然后，执行退火，并且掺杂的介电层中的p型掺杂剂或n型掺杂剂被扩散至半导体区中以形成扩散的半导体区。本发明实施例涉及形成鳍式场效应晶体管(FinFET)的方法，具体地涉及通过扩散掺杂和外延轮廓成型。

公开(公告)号：CN113270307B

公开(公告)日：2025-01-28

申请号：CN202110356628.5

申请日：2021-04-01

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林育奇 ,  廖志腾 ,  谭伦光 ,  杨怀德 ,  罗唯仁

IPC: H01J37/32 ,  H01L21/67

Abstract: 提供一种从蚀刻设备清洁碎屑及污染物的方法。蚀刻设备包括一处理腔室、一射频功率源、在处理腔室内的一静电吸座、一吸座电极、以及连接至吸座电极的一直流功率源。清洁方法包括放置一基板在静电吸座的一表面上；施加一等离子体至基板，借此在基板的表面上产生一带正电的表面；施加一负电压或一射频脉冲至静电吸座，借此使来自静电吸座表面的碎屑粒子及/或污染物带负电，且导致碎屑粒子及/或污染物附接至带正电的基板表面；以及从蚀刻设备移除基板，借此将碎屑粒子及/或污染物从蚀刻设备移除。

公开(公告)号：CN113745217B

公开(公告)日：2025-01-07

申请号：CN202110931828.9

申请日：2021-08-13

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林志轩 ,  陈玺中 ,  廖志腾

IPC: H10D84/83 ,  H10D84/85 ,  H10D84/03

Abstract: 半导体结构包括衬底、导电区、第一绝缘层、第二绝缘层、栅极结构、低k间隔件、栅极接触件和导电区接触件。该低k间隔件形成在该栅极结构的侧壁与该第一绝缘层之间。该栅极接触件接合在该栅极结构的顶面上。沿着该第二绝缘层的顶面，该栅极接触件的侧壁与该导电区接触件之间的邻近距离在约4nm至约7nm的范围内。还提供了用于制造半导体结构的方法。

公开(公告)号：CN113555317B

公开(公告)日：2024-08-23

申请号：CN202110061415.X

申请日：2021-01-18

Applicant: 台湾积体电路制造股份有限公司

Inventor： 沈晏廷 ,  游家齐 ,  廖志腾 ,  林侑立 ,  郑志玄 ,  翁子展

IPC: H01L21/8234 ,  H01L27/088

Abstract: 一种半导体器件包括从设置在衬底上方突出的隔离绝缘层并具有沟道区的鳍结构、设置在所述衬底上方的源极/漏极区、设置在所述沟道区上的栅极介电层以及设置在所述栅极介电层上的栅电极层。栅电极包括在沟道区的顶部的水平面之下和隔离绝缘层的上表面之上的下部分，并且该下部分的宽度不是恒定的。本申请的实施例还提供一种制造半导体器件的方法。

公开(公告)号：CN116959945A

公开(公告)日：2023-10-27

申请号：CN202310698506.3

申请日：2023-06-13

Applicant: 台湾积体电路制造股份有限公司

Inventor： 庄岱融 ,  萧乔远 ,  陈永传 ,  钟玮刚 ,  林侑立 ,  谢瑞夫 ,  廖志腾

IPC: H01J37/32 ,  H01L21/67 ,  H01L21/3065

Abstract: 本公开的实施例关于一种操作方法，借由改造一等离子体处理系统的一或多个部件，操作等离子体处理系统。操作方法包括从等离子体处理系统的一气体供应机构移除一保持器。保持器包括一气体注射器，配置以将从一气体源接收的气体提供到等离子体处理系统的一等离子体腔室。操作方法更包括减少保持器的一引导销的一尺寸，将保持器安装到气体供应机构中，保持器包括尺寸减少的引导销，以及旋转气体注射器以改变通过气体注射器的一气流。

公开(公告)号：CN115527827A

公开(公告)日：2022-12-27

申请号：CN202210398993.7

申请日：2022-04-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 洪伯隆 ,  谢佾苍 ,  汤又锡 ,  郑至钦 ,  廖志腾

IPC: H01J37/32 ,  H01L21/3065 ,  H01L21/67

Abstract: 一种电浆蚀刻系统以及电浆蚀刻方法，电浆蚀刻系统在一电浆蚀刻腔室中在一晶圆上方产生一电浆。该晶圆由一聚焦环包围。电浆蚀刻系统透过在该聚焦环上方产生一补充电场来拉直该聚焦环上方的一电浆鞘。

公开(公告)号：CN110556418B

公开(公告)日：2022-10-21

申请号：CN201811419893.8

申请日：2018-11-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 廖志腾 ,  戴嘉成 ,  翁子展 ,  邱意为 ,  郑志玄

IPC: H01L29/423 ,  H01L21/336 ,  H01L29/78

Abstract: 方法包括形成在衬底之上延伸第一高度的半导体鳍，在半导体鳍上方和衬底上方形成伪介电材料，在伪介电材料上方形成伪栅极材料，伪栅极材料在衬底之上延伸第二高度，使用多个蚀刻工艺蚀刻伪栅极材料以形成伪栅极堆叠件，其中，多个蚀刻工艺的每个蚀刻工艺均是不同的蚀刻工艺，其中，伪栅极堆叠件在第一高度处具有第一宽度，并且其中，伪栅极堆叠件在第二高度处具有与第一宽度不同的第二宽度。本发明的实施例还涉及半导体器件和方法。