公开(公告)号：CN115312450A

公开(公告)日：2022-11-08

申请号：CN202210173983.3

申请日：2022-02-24

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张敏妮 ,  邹昀晋 ,  巫清景 ,  陈秀帆 ,  王明义

IPC: H01L21/768 ,  H01L21/8234

Abstract: 本公开涉及围绕TSV的虚设堆叠结构及其形成方法。一种方法包括：在半导体衬底之上形成多个低k电介质层；形成延伸到所述多个低k电介质层中的至少一个低k电介质层的第一多个虚设堆叠结构；在所述多个低k电介质层之上形成多个非低k电介质层；以及形成延伸到所述多个非低k电介质层中的第二多个虚设堆叠结构。所述第二多个虚设堆叠结构位于所述第一多个虚设堆叠结构中对应的虚设堆叠结构之上，并连接到所述对应的虚设堆叠结构。所述方法还包括蚀刻所述多个非低k电介质层、所述多个低k电介质层和所述半导体衬底以形成过孔开口。所述过孔开口被所述第一多个虚设堆叠结构和所述第二多个虚设堆叠结构包围。然后填充所述过孔开口以形成穿孔。

公开(公告)号：CN114765158A

公开(公告)日：2022-07-19

申请号：CN202110556884.9

申请日：2021-05-21

Applicant: 台湾积体电路制造股份有限公司

Inventor： 蔡宇庭 ,  程仲良 ,  巫清景 ,  倪其聪

IPC: H01L23/528 ,  H01L23/532 ,  H01L21/768

Abstract: 提供了一种半导体布置。半导体布置包括限定开口的介电层、位于开口中的粘合层以及位于粘合层上方的开口中的导电层。导电层的材料是与粘合层的粘合材料相同的材料。本发明的实施例还涉及半导体布置的形成方法。