-
公开(公告)号：CN100461254C
公开(公告)日：2009-02-11
申请号：CN200610077117.5
申请日：2006-04-27
Applicant: 友达光电股份有限公司
Abstract: 一种液晶显示器及其移位缓存器单元。移位缓存器单元包括第一开关、第二开关及电平转换电路。第一开关具有第一输入端、第一控制端及第一输出端。而第二开关具有第二输入端、第二控制端及第二输出端，第二控制端耦接至第一输出端，且第二控制端耦接至电平转换电路。当第一开关被致能，第一输入端接收输入信号，使得第二控制端充电至第一电压，以开启第二开关。第二输入端接收第一时钟信号，使得第二输出端输出第一时钟信号至扫描信号线。当电平转换电路被致能，第二控制端的电压转变为第二电压，使第二开关被关闭。
-
公开(公告)号：CN100446127C
公开(公告)日：2008-12-24
申请号：CN200510106796.X
申请日：2005-10-12
Applicant: 友达光电股份有限公司
Abstract: 本发明为一种不利用次级移位寄存器的输出信号为反馈信号的移位寄存器，利用一闩锁机构与一时钟信号来控制移位寄存器输出信号的电压电平。利用本发明的移位寄存器亦可缩小晶体管的尺寸，且大幅减少电路所占的区域面积。此外利用本发明的移位寄存器的驱动电路还可改善相邻两级输出信号的重叠情况，减少液晶显示器的残影问题。
-
公开(公告)号：CN100426520C
公开(公告)日：2008-10-15
申请号：CN200610141674.9
申请日：2006-10-09
Applicant: 友达光电股份有限公司
Abstract: 本发明涉及一种用于液晶显示器驱动电路的晶体管结构、及具有该晶体管结构的控制单元。该晶体管结构包括第一导电层、第二导电层及上栅极，此晶体管结构在第一导电层、第二导电层及上栅极间形成强化电容，可大幅减少额外设置电容装置所占用的电路面积；亦即在无需额外设置电容装置的情况下，即可提高电容的能力。
-
公开(公告)号：CN1862650A
公开(公告)日：2006-11-15
申请号：CN200610091779.8
申请日：2006-06-12
Applicant: 友达光电股份有限公司
CPC classification number: G11C19/28
Abstract: 一种在非晶硅栅极驱动器中的移位寄存器，包括一个上拉晶体管以及两个下拉模块。当时钟信号以及上拉晶体管的栅极皆为高时，上拉晶体管产生正极性脉冲。上拉晶体管的栅极被下拉模块中两个下拉晶体管下拉至一负极性电压电平Vss。每一下拉模块亦具有另一下拉晶体管，以在产生输出脉冲后，维持输出端在Vss。所述两个下拉模块以合作的方式，使得每一下拉晶体管约50％的时间处于导通的状态。当Vss’的负向偏量多于Vss的负向偏量时，下拉晶体管的栅极，约50％的时间维持在一正极性电压电平，以及约50％的时间维持在Vss’。
-
公开(公告)号：CN1779862A
公开(公告)日：2006-05-31
申请号：CN200510106796.X
申请日：2005-10-12
Applicant: 友达光电股份有限公司
Abstract: 本发明为一种不利用次级移位寄存器的输出信号为反馈信号的移位寄存器，利用一闩锁机构与一时钟信号来控制移位寄存器输出信号的电压电平。利用本发明的移位寄存器亦可缩小晶体管的尺寸，且大幅减少电路所占的区域面积。此外利用本发明的移位寄存器的驱动电路还可改善相邻两级输出信号的重叠情况，减少液晶显示器的残影问题。
-
Patent Agency Ranking
公开(公告)号：CN100426343C
公开(公告)日：2008-10-15
申请号：CN200610126737.3
申请日：2006-09-06
Applicant: 友达光电股份有限公司
IPC: G09G3/20
Abstract: 一种移位寄存器阵列包含多个第一移位寄存器、一第二移位寄存器、一第一连接线、一第二连接线及一第三连接线。每一个第一移位寄存器的一信号输出端与第一连接线及第三连接线交叉但预设不电连通。第一连接线连接第二移位寄存器的一信号输入端。第二连接线连接第二移位寄存器的一信号输出端，并与第三连接线建立多个电连接路径。当某个第一移位寄存器损坏时，相应的连接点及交叉点被切断或连接，使第二移位寄存器替换已损坏的第一移位寄存器。
-
公开(公告)号：CN100395814C
公开(公告)日：2008-06-18
申请号：CN200610067871.0
申请日：2006-03-13
Applicant: 友达光电股份有限公司
Abstract: 移位缓存器包含一信号产生电路，用来当导通时根据一时钟信号于该移位缓存器的输出端产生输出信号；一驱动电路，耦接于该信号产生电路，用来根据该移位缓存器的输入端所接收到的输入信号控制该信号产生电路；一主重置电路，耦接于该信号产生电路，用来关断该信号产生电路以及重置该输出端输出的输出信号；以及一反馈电路，耦接于该输出端及该主重置电路，用来根据该输出信号及该时钟信号控制该主重置电路。
-
公开(公告)号：CN1928984A
公开(公告)日：2007-03-14
申请号：CN200610154389.0
申请日：2006-09-25
Applicant: 友达光电股份有限公司
Abstract: 本发明是用于一显示装置的移位寄存器阵列及其布局方式。移位寄存器阵列包含多个串联移位寄存器，每一个移位寄存器具有一第一时钟输入端与一第二时钟输入端，以及一第一时钟总线。该些移位寄存器中的一特定移位寄存器的该第一时钟输入端连接至该第一时钟总线，该特定移位寄存器的次一级移位寄存器的该第二时钟输入端连接至该特定移位寄存器的该第一时钟输入端。
-
公开(公告)号：CN1731501A
公开(公告)日：2006-02-08
申请号：CN200510097677.2
申请日：2005-08-31
Applicant: 友达光电股份有限公司
Abstract: 一种移位寄存电路，具有多个串接级的移位寄存器，包括第一晶体管，其栅极与第一源/漏极连接前级移位寄存器的输出信号。第二晶体管，其栅极连接第一晶体管的第二源/漏极，其第一源/漏极连接第一时钟信号且其第二源/漏极连接输出端。当第二晶体管导通且第一时钟信号为高电压电平时，输出端具有第一电压电平。一下拉模块，连接输出端、前级与次级移位寄存器输出信号、第二电压电平与第三电压电平。当前级移位寄存器输出信号为第一电压电平时，该输出端该第三电压电平。
-
公开(公告)号：CN100562780C
公开(公告)日：2009-11-25
申请号：CN200710148249.7
申请日：2007-09-04
Applicant: 友达光电股份有限公司
IPC: G02F1/133 , G02F1/1362 , G09G3/36 , G09G3/20
Abstract: 一种双边栅极驱动型的液晶显示器及其驱动方法，将第一移位寄存器与第二移位寄存器接收的驱动信号进行调变，以使第一移位寄存器与第二移位寄存器分别输出具1/4周期脉冲宽度的第一栅极驱动信号与第二栅极驱动信号，进而控制多个薄膜晶体管的导通时间，以避免像素同时充电所造成功率消耗的问题。
-
-
-
-
-
-
-
-
-
Search Results
31
records
(took 0.025 seconds)
