-
公开(公告)号：CN100411005C
公开(公告)日：2008-08-13
申请号：CN200610141218.4
申请日：2006-09-28
Applicant: 友达光电股份有限公司
Abstract: 控制电路，具有静电防护的功能，包含多个移位寄存器；多个总线，耦接于该多个移位寄存器；一共同端；一组静电防护元件，耦接于该多个总线的一组总线，用以保护该多个总线不被静电电流损害；及一组放电路径，耦接于该组静电防护元件与该共同端，用以提供放电路径给静电电流，其中该组静电防护元件包含：一第一静电防护元件，耦接于该多个总线的一第一总线，该组放电路径包含一第一放电路径，耦接于该第一静电防护元件与该共同端；以及一第二静电防护元件，耦接于该第一总线，该组放电路径还包含一第二放电路径，耦接于该第二静电防护元件与该共同端。
-
公开(公告)号：CN101067691A
公开(公告)日：2007-11-07
申请号：CN200710111051.1
申请日：2007-06-13
Applicant: 友达光电股份有限公司
Abstract: 本发明公开一种液晶显示器及具有独立驱动节点的移位缓存器，该液晶显示器包含一液晶显示面板及一栅极驱动器，且该栅极驱动器具有至少一单级移位缓存器，该移位缓存器包含一第一频率信号拉低模块、一第二频率信号拉低模块、一主要拉低模块、一自回授模块与一独立驱动信号输出单元。该第一频率信号拉低模块在第一频率信号为高电位时，使一栅极线的电位拉低至一低电位。该第二频率信号拉低模块在第二频率信号为高电位时，该栅极线的电位拉低至该低电位。该主要拉低模块在栅极线输出一输出信号后，将栅极线的电位拉低至该低电位。该自回授模块输出一驱动信号至该主要拉低模块。该独立驱动信号输出单元独立输出下一级移位缓存器的驱动信号。
-
公开(公告)号：CN100489609C
公开(公告)日：2009-05-20
申请号：CN200710111051.1
申请日：2007-06-13
Applicant: 友达光电股份有限公司
Abstract: 本发明公开一种液晶显示器及具有独立驱动节点的移位缓存器，该液晶显示器包含一液晶显示面板及一栅极驱动器，且该栅极驱动器具有至少一单级移位缓存器，该移位缓存器包含一第一频率信号拉低模块、一第二频率信号拉低模块、一主要拉低模块、一自回授模块与一独立驱动信号输出单元。该第一频率信号拉低模块在第一频率信号为高电位时，使一栅极线的电位拉低至一低电位。该第二频率信号拉低模块在第二频率信号为高电位时，该栅极线的电位拉低至该低电位。该主要拉低模块在栅极线输出一输出信号后，将栅极线的电位拉低至该低电位。该自回授模块输出一驱动信号至该主要拉低模块。该独立驱动信号输出单元独立输出下一级移位缓存器的驱动信号。
-
-
公开(公告)号：CN1912966A
公开(公告)日：2007-02-14
申请号：CN200610126737.3
申请日：2006-09-06
Applicant: 友达光电股份有限公司
IPC: G09G3/20
Abstract: 一种移位寄存器阵列包含多个第一移位寄存器、一第二移位寄存器、一第一连接线、一第二连接线及一第三连接线。每一个第一移位寄存器的一信号输出端与第一连接线及第三连接线交叉但预设不电连通。第一连接线连接第二移位寄存器的一信号输入端。第二连接线连接第二移位寄存器的一信号输出端，并与第三连接线建立多个电连接路径。当某个第一移位寄存器损坏时，相应的连接点及交叉点被切断或连接，使第二移位寄存器替换已损坏的第一移位寄存器。
-
Patent Agency Ranking
公开(公告)号：CN1645467A
公开(公告)日：2005-07-27
申请号：CN200510052560.2
申请日：2005-02-23
Applicant: 友达光电股份有限公司
Inventor： 叶彦显
Abstract: 一种液晶显示器，包括至少一列像素、扫描驱动电路与低通滤波器。扫描驱动电路用以输出至少一扫描信号。扫描信号系具有一脉冲。低通滤波器用以接收扫描信号并据以输出一调整后扫描信号。调整后扫描信号用以驱动此列像素。调整后扫描信号系具有一调整后脉冲。其中，此列像素中最接近扫描线的输出端的像素所接收的调整后脉冲的波形，系近似于，离输入端最远的像素所接收的调整后脉冲的波形。
-
公开(公告)号：CN100426343C
公开(公告)日：2008-10-15
申请号：CN200610126737.3
申请日：2006-09-06
Applicant: 友达光电股份有限公司
IPC: G09G3/20
Abstract: 一种移位寄存器阵列包含多个第一移位寄存器、一第二移位寄存器、一第一连接线、一第二连接线及一第三连接线。每一个第一移位寄存器的一信号输出端与第一连接线及第三连接线交叉但预设不电连通。第一连接线连接第二移位寄存器的一信号输入端。第二连接线连接第二移位寄存器的一信号输出端，并与第三连接线建立多个电连接路径。当某个第一移位寄存器损坏时，相应的连接点及交叉点被切断或连接，使第二移位寄存器替换已损坏的第一移位寄存器。
-
公开(公告)号：CN100378516C
公开(公告)日：2008-04-02
申请号：CN200510004465.5
申请日：2005-01-12
Applicant: 友达光电股份有限公司
CPC classification number: G02F1/136213 , G02F1/136286 , G02F2001/13606
Abstract: 本发明提供一种液晶显示器的补偿电容结构，包括多条扫描线及数据线形成于一衬底上，其中扫描线及数据线定义出由多个像素所构成的一阵列；一像素电极，设置于各个像素中，其中像素电极具有一第一边沿着一第一数据线方向及一第二边沿着一第二数据线方向；以及一开关组件耦接像素电极，其中开关组件根据扫描线及第一数据线所传送的扫描及数据讯号，而施以一电压于像素电极上；其中第一及第二数据线包括多个电容性耦接部个别的接近像素电极的第一边与第二边，于像素电极的第一边与第二边的电容性耦接部尺寸是受像素中需被平衡的寄生电容所决定。
-
公开(公告)号：CN1928984A
公开(公告)日：2007-03-14
申请号：CN200610154389.0
申请日：2006-09-25
Applicant: 友达光电股份有限公司
Abstract: 本发明是用于一显示装置的移位寄存器阵列及其布局方式。移位寄存器阵列包含多个串联移位寄存器，每一个移位寄存器具有一第一时钟输入端与一第二时钟输入端，以及一第一时钟总线。该些移位寄存器中的一特定移位寄存器的该第一时钟输入端连接至该第一时钟总线，该特定移位寄存器的次一级移位寄存器的该第二时钟输入端连接至该特定移位寄存器的该第一时钟输入端。
-
公开(公告)号：CN1629688A
公开(公告)日：2005-06-22
申请号：CN200510004465.5
申请日：2005-01-12
Applicant: 友达光电股份有限公司
CPC classification number: G02F1/136213 , G02F1/136286 , G02F2001/13606
Abstract: 本发明提供一种液晶显示器的补偿电容结构，包括多条扫描线及数据线形成于一衬底上，其中扫描线及数据线定义出由多个像素所构成的一阵列；一像素电极，设置于各个像素中，其中像素电极具有一第一边沿着一第一数据线方向及一第二边沿着一第二数据线方向；以及一开关组件耦接像素电极，其中开关组件根据扫描线及第一数据线所传送的扫描及数据讯号，而施以一电压于像素电极上；其中第一及第二数据线包括多个电容性耦接部个别的接近像素电极的第一边与第二边，于像素电极的第一边与第二边的电容性耦接部尺寸是受像素中需被平衡的寄生电容所决定。
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.031 seconds)
