-
公开(公告)号：CN101217153B
公开(公告)日：2012-02-29
申请号：CN200810003065.6
申请日：2008-01-18
申请人： 友达光电股份有限公司
IPC分类号： H01L27/12 , H01L23/522 , H01L21/82 , H01L21/768 , G02F1/1362
CPC分类号： H01L24/06 , H01L2224/05554
摘要： 一种主动元件阵列结构，配置于基板上，其包括第一图案化导体层。图案化栅绝缘层具有暴露出部分第一图案化导体层的第一开口，第一开口暴露出扫描接垫边缘，第一图案化导体层在扫描接垫边缘具有底切的侧壁。图案化半导体层配置于图案化栅绝缘层上。第二图案化导体层配置于图案化半导体层上。图案化平坦层具有第二开口，以暴露出部分第一图案化导体层及部分第二图案化导体层。透明导电层全面地配置于基板上。配置于第一开口以及第二开口内的部分透明导电层在基板以及图案化平坦层之间断开。本发明可应用于液晶显示面板中以提升液晶显示面板的显示开口率。本发明还提供了一种主动元件阵列结构的制造方法，能降低制作主动元件阵列结构所需的工艺成本。
-
公开(公告)号：CN101226932B
公开(公告)日：2010-10-27
申请号：CN200810080413.X
申请日：2008-02-18
申请人： 友达光电股份有限公司
IPC分类号： H01L27/02 , H01L27/12 , H01L23/522 , H01L21/82 , H01L21/84 , H01L21/768 , G02F1/1362
摘要： 一种像素结构及其制造方法，所述的像素结构包括一扫描线、一数据线、一主动组件、一第一保护层、一第二保护层及一像素电极。扫描线具有一第一扫描金属层及一第二扫描金属层。第一数据金属线段与扫描线设置于与交错处距一第一距离之处，第二数据金属层设置于交错处及第一数据金属线段上。主动组件电性耦接数据线及扫描线，包括一栅极、一绝缘层、一沟道层、一源极与一漏极。绝缘层部分位于栅极上，沟道层位于栅极上方的绝缘层上。源极与漏极位于沟道层上，源极耦接数据线。第一保护层及第二保护层覆盖主动组件并形成一第一接触孔以露出部分漏极，第二保护层是覆盖于漏极的部分边缘。像素电极越过第二保护层并藉由第一接触孔与漏极耦接。
-
公开(公告)号：CN100557787C
公开(公告)日：2009-11-04
申请号：CN200810137834.1
申请日：2008-07-08
申请人： 友达光电股份有限公司
IPC分类号： H01L21/84
摘要： 一种像素结构的制作方法，其包括下列步骤。首先，于基板上形成栅极，并于基板上形成栅介电层以覆盖栅极。接着，于栅介电层上形成通道层，并于通道层上形成第二金属层。接着，于第二金属层上形成图案化光致抗蚀剂层，并以图案化光致抗蚀剂层为掩模移除部分的第二金属层，以于栅极两侧的通道层上形成源极与漏极，其中栅极、通道层、源极以及漏极构成薄膜晶体管。之后，于图案化光致抗蚀剂层、栅介电层以及薄膜晶体管上形成保护层。移除图案化光致抗蚀剂层，以使图案化光致抗蚀剂层上的保护层一并被移除，而形成图案化保护层，并暴露出漏极。接着，于图案化保护层与漏极上形成一像素电极。本发明可以简化工艺步骤并减少光掩模的制作成本。
-
公开(公告)号：CN100463107C
公开(公告)日：2009-02-18
申请号：CN200710091508.7
申请日：2007-03-26
申请人： 友达光电股份有限公司
IPC分类号： H01L21/00 , H01L21/84 , G02F1/133 , G02F1/1362
摘要： 本发明为一种可挠性阵列基板的制造方法。首先，提供一硬质基板。然后，于硬质基板上形成缓冲层。接着，将可挠性基板粘着于缓冲层上，以形成一基板模块。随之，于可挠性基板上进行成膜制造工艺。值得注意的是，形成缓冲层于硬质基板上时所产生的应力状态及缓冲层的物理性质可使可挠性基板在经过成膜制造工艺所导致的热膨胀收缩后所产生的翘曲减小。在经过成膜制造工艺之后，可挠性基板不易产生翘曲或是变形，因而提升可挠性阵列基板的制造工艺良品率。
-
公开(公告)号：CN100452411C
公开(公告)日：2009-01-14
申请号：CN200710087372.2
申请日：2007-03-14
申请人： 友达光电股份有限公司
IPC分类号： H01L27/12 , H01L23/522 , H01L21/84 , H01L21/768
摘要： 本发明提供一种半导体结构，包括：一基板；一栅极，设置于该基板上；一绝缘层，设置于该基板上并覆盖该栅极；一图案化半导体层，设置于该绝缘层上；一源极与一漏极，设置于该图案化半导体层上；一保护层，覆盖该绝缘层、该源极与覆盖于该漏极的部分边界，露出部分该漏极；以及一像素电极，设置于该基板上并覆盖该漏极边界的该保护层，且与露出的该漏极电性连接。本发明另提供一种半导体结构的制造方法。
-
公开(公告)号：CN101261997A
公开(公告)日：2008-09-10
申请号：CN200810092998.7
申请日：2008-04-22
申请人： 友达光电股份有限公司
IPC分类号： H01L27/12 , H01L21/84 , G02F1/1362
摘要： 一种显示装置，包括基板、下电极层、绝缘层、中间层、有机层及上电极层。此显示装置的制造方法包括下列步骤。首先，提供基板。再者，形成下电极层于基板上，其具有第一锥状边缘、第二锥状边缘及顶面。接者，形成绝缘层以覆盖基板及下电极层。而后，形成中间层于基板上，其具有第一部分及第二部分，分别对应形成于第一锥状边缘及第二锥状边缘。第一部分及第二部分分别从第一及第二锥状边缘延伸至顶面，以定义出区域的绝缘层。接着，形成有机层于绝缘层上。然后，形成上电极层以接触到有机层及此区域的绝缘层。本发明可改善有机层灰化时储存电容临界尺寸变化的问题，进一步提升显示装置的显示品质。
-
公开(公告)号：CN101022093A
公开(公告)日：2007-08-22
申请号：CN200710088344.2
申请日：2007-03-16
申请人： 友达光电股份有限公司
IPC分类号： H01L21/84 , H01L21/28 , H01L21/3213 , H01L21/768
摘要： 本发明提供一种像素结构的制作方法，该方法包括下列步骤：首先，提供一已形成有一主动组件的基板。接着，形成一图案化保护层于基板与主动组件上，图案化保护层暴露出部分的主动组件。继之，形成一导电层覆盖该图案化保护层，且导电层电性连接至主动组件。接着，提供一掩膜于导电层上方，且掩膜暴露出部分的导电层，再使用激光经由掩膜照射导电层，以移除掩膜所暴露的部分导电层，而剩余的导电层构成一像素电极且电性连接至该主动组件。此制作方法较为简单因而降低制作成本。
-
公开(公告)号：CN1996554A
公开(公告)日：2007-07-11
申请号：CN200710001231.4
申请日：2007-01-04
申请人： 友达光电股份有限公司
摘要： 本发明公开一种可挠性阵列基板的制造方法，首先，提供一具有一第一表面以及一第二表面的可挠性基板。然后，于可挠性基板的第一表面上形成多个沟渠。接着，提供一粘着剂于沟渠中。然后，通过粘着剂接合可挠性基板以及一硬质基板。之后，于可挠性基板的第二表面上进行一成膜工艺。本发明通过可挠性基板的沟渠中的粘着剂将可挠性基板与硬质基板相接合，可以避免粘着剂中气泡的产生。而且在进行切割可挠性基板以形成可挠性区块之后，将可挠性区块轻易地与硬质基板分离而不伤及成膜工艺所制作的元件或结构。此外，切割可挠性基板以形成可挠性区块的同时，位于沟渠内的粘着剂会一并被移除，因此不会有粘着剂残留。可以降低制造成本并提高工艺的良率。
-
公开(公告)号：CN1738058A
公开(公告)日：2006-02-22
申请号：CN200510089657.0
申请日：2005-08-08
申请人： 友达光电股份有限公司
IPC分类号： H01L29/78 , H01L21/336
摘要： 本发明提供一种适用于显示器的像素电极的开关元件及其制造方法，包括：形成栅极于部分的一基板上方。形成高介电常数材料层于该栅极上方，其中该高介电常数材料层包括氧化铪(HfO2)、氧化氮铪(HfNO)、氧化硅铪(HfSiO)、氧化氮硅铪(HfSiNO)、或氧化铝铪(HfAlO)。形成半导体层于该高介电常数材料层上方；以及形成源/漏极于部分该半导体层上方。
-
公开(公告)号：CN100573914C
公开(公告)日：2009-12-23
申请号：CN200510066791.9
申请日：2005-04-29
申请人： 友达光电股份有限公司
IPC分类号： H01L29/786
摘要： 一种薄膜晶体管元件，包括一基板、一含银栅极层、一第一接面层、一栅极绝缘层、一半导体层、一源极与一漏极。其中，该含银栅极层位于该基板上，该第一接面层介于该基板与该含银栅极层间，该栅极绝缘层位于该含银栅极层上方，该半导体层位于该栅极绝缘层上，并且该源极与漏极位于部分该半导体层上。因此，通过提供具有低电阻率与粘着特性的含银金属导线，可形成较佳品质的薄膜晶体管。
-
-
-
-
-
-
-
-
-
搜索结果
43 条记录 (耗时 0.033 秒)
