基于电压缩张的PUF近似计算电路、配置方法、时序判断方法

    公开(公告)号:CN118069094A

    公开(公告)日:2024-05-24

    申请号:CN202410270839.0

    申请日:2024-03-11

    Abstract: 本发明提供了一种基于电压缩张的PUF近似计算电路、配置方法、时序判断方法,涉及硬件安全领域。该电路包括2N个全加器,2N个所述全加器分为两条并列的支路,每条支路上各自包含N个电性连接的全加器,前一级全加器的输出作为下一级全加器的输入;2N个所述全加器叠加形成2N位行波进位加法器,并在其输出端连接D触发器;在其中一条支路上,第i级的所述全加器FAi的两个加数的输入信号Ai和Bi来自于PUF的激励;Ci‑1来自于前一级的进位;第i级的所述全加器FAi的结果输出为Si,送往下一级全加器的进位为Ci;每条支路上的最后一级全加器FAN‑1的输出结果为SN‑1,送入所述D触发器。本发明在资源受限的设备中,利用现有的近似计算电路,通过降低工作电压,来放大由于制造过程中出现的随机性偏差。同时利用一个D触发器增加了PUF响应的均匀性和唯一性,减少电路面积,降低产生响应的能耗。

    基于CRYSTALS-Kyber的快速数论变换电路

    公开(公告)号:CN116820397A

    公开(公告)日:2023-09-29

    申请号:CN202310594853.1

    申请日:2023-05-25

    Abstract: 本发明提供一种基于CRYSTALS‑Kyber的快速数论变换电路,其中控制单元为两个蝶形单元和四个BRAM内存提供模式控制信号,并且按照不同的工作方式,为四个BRAM内存提供读写地址;数据通过四个BRAM内存输入到蝶形单元中,通过控制单元的模式控制信号选择不同的蝶形单元模式,并且在蝶形单元中引入巴雷特约简电路,将12bit×12bit=24bit的数据重新规范到12bit的范围内,得到蝶形单元运算结果后按照快速数论变换算法的顺序写回四个BRAM内存中。本发明蝶形单元节省资源又使得其能够在高频率下运行,内存访问方式能够最大程度地发挥蝶形单元的算力,使得占用周期少。

    基于格密码的高效轻量级NTT乘法器电路

    公开(公告)号:CN115756386A

    公开(公告)日:2023-03-07

    申请号:CN202211314958.9

    申请日:2022-10-26

    Abstract: 本发明公开了基于格密码的高效轻量级NTT乘法器电路,包括NTT控制单元、双端口RAM、两个并行的NTT蝶形计算单元;其中,NTT蝶形计算单元模式可切换,NTT控制单元与双端口RAM连接,双端口RAM分别与两个并行的NTT蝶形计算单元连接;数据通过双端口RAM输入到NTT蝶形计算单元中,通过NTT控制单元的模式控制信号来选择不同的NTT蝶形计算单元模式,NTT蝶形计算单元处理数据并通过巴雷特约减单元将计算得到的乘法结果约减后,按照NTT算法特有的顺序写回双端口RAM中。减少了计算复杂度和硬件资源消耗,并提高了模乘单元运算的速度。

    应用于环多项式乘法器的侧信道相关能量分析方法及系统

    公开(公告)号:CN115412360A

    公开(公告)日:2022-11-29

    申请号:CN202211074981.5

    申请日:2022-09-02

    Abstract: 本发明公开了应用于环多项式乘法器的侧信道相关能量分析方法,包括以下步骤:步骤一、获取待攻击子私钥的所有可能出现的值,其中,一个子私钥指私钥多项式向量中的一个系数;步骤二、将子私钥所有可能出现的值分别与密文向量相乘,得到多个假设乘积向量;步骤三、采用攻击函数分别处理每个假设乘积向量,得到多条假设中间值迹;步骤四、采用汉明距离模型分别处理每条假设中间值迹,得到多条假设能量迹;步骤五、获取实测能量迹;步骤六、对实测能量迹进行处理;步骤七、计算假设能量迹与处理后的实测能量迹之间的相关系数;步骤八、绘制相关性曲线,得到最佳候选子私钥。本发明可以为密码芯片的安全性提供一种强力有效的评估。

    一种基于强PUF的动态响应和安全认证方法、系统

    公开(公告)号:CN114095182A

    公开(公告)日:2022-02-25

    申请号:CN202210063760.1

    申请日:2022-01-20

    Abstract: 本发明公开了一种基于强PUF的动态响应和安全认证方法,包括:采用m个弱PUF与置于设备内部的线性反馈移位寄存器的输出信号进行异或运算,对线性反馈移位寄存器的输出信号进行混淆处理;将线性反馈移位寄存器的输出信号和动态激励转化模块提供的底衬PUF的其中m位激励进行异或运算,对底衬PUF的其中m位激励进行混淆处理。本发明能够通过引出PUF利用模式匹配实现认证,设计的特殊认证字符串形式结构的额外中间值,实现协议注册阶段快速建模注册;并能够抵抗最新型的CMA‑ES变体攻击,并保持了对传统机器学习攻击的抵抗力。

    一种基于RRAM的高效可重构环形振荡器PUF电路

    公开(公告)号:CN113707201A

    公开(公告)日:2021-11-26

    申请号:CN202111251083.8

    申请日:2021-10-27

    Abstract: 本发明公开了一种基于RRAM的高效可重构环形振荡器PUF电路,包括墒源电路和响应产生电路;第一激励作为地址输入给行解码器,以选择至少一个行作为环形振荡器的馈电输入,同时使能相应的WL线;第二激励作为地址输入给列选择器和写驱动电路,选择前述每个导通行中任意数量列的RRAM参与到熵源的提取中去;响应产生电路用于放大RRAM Crossbar阵列输出的随机熵源,并最终表现为环形振荡器的振荡频率的变化,再通过比较同一个环形振荡器在不同周期的振荡频率或者不同环形振荡器在同一个周期的振荡频率以产生唯一的响应值。本发明拥有良好的均匀性、唯一性和可靠性,可配置性强,大大缩小了电路面积。

    一种基于并行K-RED模约减算法的格密码模乘器

    公开(公告)号:CN118796152B

    公开(公告)日:2024-12-06

    申请号:CN202411267170.6

    申请日:2024-09-11

    Abstract: 本发明公开了一种基于并行K‑RED模约减算法的格密码模乘器,包括第一级流水线模块、第二级流水线模块、第三级流水线模块和修正模块;所述第一级流水线模块将输入x分为高11位和低12位,分别与23位的输入y相乘,相应地得到c和d;所述第二级流水线模块对结果c和d分别运用K‑RED算法,并计算得到中间结果t;所述第三级流水线模块对t再运用K‑RED算法得到约减结果r;所述修正模块对约减结果r进行修正,得到范围在0到模数q之间的23位模乘输出结果。本发明并行使用两个DSP单元来处理数据,有效缩短了关键路径,可以快速高效地完成格密码数字签名方案中的模乘运算。

    应用于格密码算法的多项式乘法处理方法及系统

    公开(公告)号:CN116155498A

    公开(公告)日:2023-05-23

    申请号:CN202310037101.5

    申请日:2023-01-10

    Abstract: 本发明实施例提供一种应用于格密码算法的多项式乘法处理方法及系统,属于格密码加密技术领域。所述方法包括:S10)采集基于格密码算法完成编码的数据,并基于所述完成编码的数据获得对应的的输入密钥,并识别所述输入密钥的输入多项式,基于所述输入多项式获得对应的累加多项式;S20)将所述累加多项式拆分为m个累加多项式的子多项式;S30)基于所述累加多项式的子多项式执行循环计算;S40)完成所有循环计算,获得所述累加多项式的计算结果,基于所述计算结果对所述完成编码的数据进行解码,获得对应的解码数据。本发明方案缩短了多项式乘法的处理时间,并极大减少了硬件资源消耗。

Patent Agency Ranking