基于电压缩张的PUF近似计算电路、配置方法、时序判断方法

    公开(公告)号:CN118069094A

    公开(公告)日:2024-05-24

    申请号:CN202410270839.0

    申请日:2024-03-11

    Abstract: 本发明提供了一种基于电压缩张的PUF近似计算电路、配置方法、时序判断方法,涉及硬件安全领域。该电路包括2N个全加器,2N个所述全加器分为两条并列的支路,每条支路上各自包含N个电性连接的全加器,前一级全加器的输出作为下一级全加器的输入;2N个所述全加器叠加形成2N位行波进位加法器,并在其输出端连接D触发器;在其中一条支路上,第i级的所述全加器FAi的两个加数的输入信号Ai和Bi来自于PUF的激励;Ci‑1来自于前一级的进位;第i级的所述全加器FAi的结果输出为Si,送往下一级全加器的进位为Ci;每条支路上的最后一级全加器FAN‑1的输出结果为SN‑1,送入所述D触发器。本发明在资源受限的设备中,利用现有的近似计算电路,通过降低工作电压,来放大由于制造过程中出现的随机性偏差。同时利用一个D触发器增加了PUF响应的均匀性和唯一性,减少电路面积,降低产生响应的能耗。

    基于Saber密钥封装的多项式硬件乘法器及使用方法

    公开(公告)号:CN114780057B

    公开(公告)日:2025-04-01

    申请号:CN202210321371.4

    申请日:2022-03-30

    Abstract: 本发明提供一种基于Saber密钥封装的多项式硬件乘法器及使用方法,其中多项式硬件乘法器包括寻址电路、公共多项式数据加载模块、系数乘法累加电路和控制模块;控制模块控制整体状态走向,给寻址电路提供两个乘数的地址索引。第一存储单元输出64位数据,经过公共多项式数据加载模块能够稳定得到连续的2路系数流,同时秘密多项式的2路系数流可以直接按照地址从第二存储单元读出,2路秘密多项式的低3位绝对值与13位的0组成19位Com_s信号,上述三路信号进入系数乘法累加电路进行运算。本发明避免频繁地读写累加结果的周期,并且不用暂停多项式乘法器,在保持硬件资源消耗基本不变和同样的低功耗的情况下,缩短运算时间。

    应用于格密码算法的多项式乘法处理方法及系统

    公开(公告)号:CN116155498B

    公开(公告)日:2025-02-18

    申请号:CN202310037101.5

    申请日:2023-01-10

    Abstract: 本发明实施例提供一种应用于格密码算法的多项式乘法处理方法及系统,属于格密码加密技术领域。所述方法包括:S10)采集基于格密码算法完成编码的数据,并基于所述完成编码的数据获得对应的的输入密钥,并识别所述输入密钥的输入多项式,基于所述输入多项式获得对应的累加多项式;S20)将所述累加多项式拆分为m个累加多项式的子多项式;S30)基于所述累加多项式的子多项式执行循环计算;S40)完成所有循环计算,获得所述累加多项式的计算结果,基于所述计算结果对所述完成编码的数据进行解码,获得对应的解码数据。本发明方案缩短了多项式乘法的处理时间,并极大减少了硬件资源消耗。

    应用于多项式硬件乘法的侧信道相关能量分析方法及系统

    公开(公告)号:CN114785478B

    公开(公告)日:2024-07-09

    申请号:CN202210321368.2

    申请日:2022-03-30

    Abstract: 本发明提供一种应用于多项式硬件乘法的侧信道相关能量分析方法及系统,其中方法包括获取待攻击的子私钥所有可能出现的值;将子私钥所有可能出现的值分别与公钥多项式向量相乘,得到假设乘积向量;采用攻击函数分别处理每个假设乘积向量,得到假设中间值迹;采用汉明距离模型将假设中间值迹映射为假设能量迹;获取实测能量迹;计算假设能量迹与实测能量迹之间的相关系数;获取相关系数最大值;确定相关系数最大值对应的子私钥值为最佳候选子私钥值。本发明对用于分析的实测能量迹条数要求少,仅使用一条能量迹进行分析就能达到攻击效果,而且无需对实测能量迹进行精确定位便可以实施攻击,为检测密码设备的安全可靠性提供了评估手段。

    一种基于分部K-RED模约减算法的格密码模乘器

    公开(公告)号:CN118151889A

    公开(公告)日:2024-06-07

    申请号:CN202410580264.2

    申请日:2024-05-11

    Abstract: 本发明公开了一种基于分部K‑RED模约减算法的格密码模乘器,包括二输入乘法器、约减模块、修正模块、二输入加法器和二选一多路选择器;所述二输入乘法器的两个输入端口用来接收相应的两个模乘数据,二输入乘法器的输出端口与约减模块的输入端口相连接,约减模块的输出端口与修正模块的输入端口相连接,二输入加法器的两个输入端口分别是修正模块的输出和格密码中的模数q,二选一多路选择器的两个输入端口分别是修正模块的输出和二输入加法器的输出,二选一多路选择器的输出端口用于输出两个待模乘数据与模数q的模乘结果。本发明可以高效地完成格密码方案中的模约减运算,有效地减少了硬件资源的消耗。

    一种基于FPGA开关矩阵的可编程环形振荡器及PUF结构

    公开(公告)号:CN112073062B

    公开(公告)日:2024-05-24

    申请号:CN202010749120.7

    申请日:2020-07-29

    Abstract: 本发明提出一种基于FPGA开关矩阵的可编程环形振荡器及PUF结构,本发明利用开关矩阵可以编程的特点,利用集成在FPGA中的大量开关矩阵来构成可重构环形振荡器,可重构环形振荡器由FPGA中的开关盒阵列排布形成的开关矩阵和至少一个逻辑门组成;每个开关盒由6个传输门和相应的6个可配置的SRAM组成,通过改变SRAM的值来对开关盒中传输门的通断进行配置;通过配置各个开关盒的SRAM的值在开关矩阵中形成环形振荡器电路,通过所述至少一个逻辑门用于向环形振荡器电路引入激励信号,并输出相应的震荡信号。本发明可以在使用相同的硬件资源的基础上产生更多激励响应对,提高硬件效率。

    一种抗能量分析攻击的NTT防御方法

    公开(公告)号:CN117614608A

    公开(公告)日:2024-02-27

    申请号:CN202410085538.0

    申请日:2024-01-22

    Abstract: 本发明公开了一种抗能量分析攻击的NTT防御方法,所述NTT防御方法采用掩码方案或者乱码方案对NTT电路进行防御;在掩码方案中,针对两处多项式乘法操作采用串行执行策略,串行地执行两次INTT变换操作,在完成第一次变换操作后立刻进行第二次变换操作,无间断地进行两次INTT变换操作;在乱序方案中,新增用于控制蝶形单元进行a‑b模减运算或者b‑a模减运算的pn_BF输入端口,每一级a路输入和b路输入的模加运算和值作为下一级a路输入,每一级a路输入和b路输入的模减运算差值作为下一级b路输入。本发明大幅降低TVLA结果的泄漏占比,能够高效抑制侧信道泄漏。

    应用于CRYSTALS-Kyber的高效应用型多项式运算电路

    公开(公告)号:CN116886274A

    公开(公告)日:2023-10-13

    申请号:CN202311132715.8

    申请日:2023-09-05

    Abstract: 本发明公开了应用于CRYSTALS‑Kyber的高效应用型多项式运算电路,包括应用于CRYSTALS‑Kyber算法的RPOA、控制单元以及内存;控制单元为RPOA和内存提供模式控制信号以选择RPOA的功能模式,并根据不同的内存访问方式以不同的工作方式为内存提供读写地址,控制RPOA的数据交互;基于读写地址和功能模式,内存中数据输入到RPOA,RPOA进行相应功能的多项式运算后,运算结果写回内存中;所述内存访问方式分为BRAM富裕型、BRAM缺乏型、BRAM匮乏型内存访问方式;所述RPOA的功能模式包括NTT、INTT、多项式乘法、多项式加法和多项式减法。本发明可大幅度提升后量子密码芯片的性能。

    基于超频状态DEC电路时序错误的软件PUF配置方法

    公开(公告)号:CN115659886B

    公开(公告)日:2023-04-07

    申请号:CN202211679452.8

    申请日:2022-12-27

    Abstract: 本发明公开了基于超频状态DEC电路时序错误的软件PUF配置方法,包括在DEC电路系统时钟超频状态下,确定电路输出结果第一次出错的系统时钟频率FEF;设置采样间隔,基于FEF,测算响应的稳定性和熵源位,进而确定提取PUF响应的最佳频率点;当需要进行设备认证时,电路芯片切换到PUF模式,基于最佳频率点提取PUF响应。较大地提升了基于超频下的时序错误的软件PUF的唯一性和稳定性,能高效、安全地产生PUF响应。

    基于超频状态DEC电路时序错误的软件PUF配置方法

    公开(公告)号:CN115659886A

    公开(公告)日:2023-01-31

    申请号:CN202211679452.8

    申请日:2022-12-27

    Abstract: 本发明公开了基于超频状态DEC电路时序错误的软件PUF配置方法,包括在DEC电路系统时钟超频状态下,确定电路输出结果第一次出错的系统时钟频率FEF;设置采样间隔,基于FEF,测算响应的稳定性和熵源位,进而确定提取PUF响应的最佳频率点;当需要进行设备认证时,电路芯片切换到PUF模式,基于最佳频率点提取PUF响应。较大地提升了基于超频下的时序错误的软件PUF的唯一性和稳定性,能高效、安全地产生PUF响应。

Patent Agency Ranking