公开(公告)号：CN104681456B

公开(公告)日：2017-07-14

申请号：CN201510042106.2

申请日：2015-01-27

Applicant: 华进半导体封装先导技术研发中心有限公司

Inventor： 王宏杰 ,  刘一波 ,  陈峰 ,  上官东恺 ,  孙鹏

IPC: H01L21/56 ,  H01L21/60

CPC classification number: H01L21/561 ,  H01L21/568 ,  H01L21/6835 ,  H01L23/3114 ,  H01L23/482 ,  H01L24/19 ,  H01L24/96 ,  H01L24/97 ,  H01L2221/68372 ,  H01L2224/12105 ,  H01L2924/18162 ,  H01L2924/3511 ,  H01L2924/00

Abstract: 本发明实施例提供了一种扇出型晶圆级封装方法，可适用于小薄芯片并简化了工艺流程。该扇出型晶圆级封装方法包括：在至少一个芯片的正面上分别制备导电凸柱，将所述至少一个芯片的正面朝上贴装于一个载板上，并对所述至少一个芯片进行塑封，使得塑封后所述导电凸柱的顶端外露在塑封体之外；在外露导电凸柱的所述塑封体上通过重布线工艺完成扇出型晶圆级封装。

公开(公告)号：CN105244341A

公开(公告)日：2016-01-13

申请号：CN201510553045.6

申请日：2015-09-01

Applicant: 华进半导体封装先导技术研发中心有限公司

Inventor： 陆原 ,  陈峰 ,  刘一波 ,  林挺宇

IPC: H01L23/498 ,  H01L23/31 ,  H01L23/12 ,  H01L21/48 ,  H01L21/56

CPC classification number: H01L24/97 ,  H01L21/568 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/19 ,  H01L2224/73267 ,  H01L2224/92244 ,  H01L2224/94 ,  H01L2224/97 ,  H01L2924/18162 ,  H01L2224/83 ,  H01L2224/03 ,  H01L2924/00012

Abstract: 本发明提供了一种半导体器件的FOWLP封装结构及制作方法，该封装结构包括一个或多个带有焊盘的芯片，芯片非主动面通过DAF膜粘接在载板上，芯片四周的空隙填充介电质材料，介电质层的表面高度低于芯片主动面表面；芯片主动面和介电质层顶部覆盖有第一绝缘层，第一绝缘层表面有重布线层，重布线层通过第一绝缘层的开口与芯片主动面的焊盘连接；第一绝缘层和重布线层上面覆盖第二绝缘层；重布线层焊盘上有凸点下金属层，在凸点下金属层上有凸块，所述凸块通过凸点下金属层、重布线层与芯片主动面焊盘形成电连接。本发明仅用一块载板，采用膜辅助成型塑封技术，芯片间隙介电质填充层厚度可控，一次性到位，省略临时键合（拆键合）所需的材料和相应工艺。

公开(公告)号：CN105047652B

公开(公告)日：2019-01-04

申请号：CN201510553331.2

申请日：2015-09-01

Applicant: 华进半导体封装先导技术研发中心有限公司

Inventor： 陆原 ,  陈峰 ,  刘一波 ,  林挺宇

IPC: H01L25/00 ,  H01L23/485 ,  H01L21/56

Abstract: 本发明提供了一种半导体器件的封装结构及制作方法，该封装结构包括一个或多个带有焊盘的芯片，芯片主动面朝上，芯片之间的空隙填充介电质材料形成介电质层，且介电质层的表面高度低于芯片主动面表面；所述芯片的底部有保护膜，芯片主动面和芯片之间介电质层顶部覆盖有第一绝缘层，第一绝缘层在芯片主动面焊盘上有开口；第一绝缘层表面有重布线层，第一绝缘层和重布线层上面覆盖第二绝缘层，第二绝缘层在重布线层焊盘上有开口；重布线层焊盘上有凸点下金属层，在凸点下金属层上有凸块，所述凸块通过凸点下金属层、重布线层与芯片主动面焊盘形成电连接。本发明仅用一块载板；采用膜辅助成型塑封技术，芯片间隙介电质填充层厚度可控，一次性到位。

公开(公告)号：CN105206539A

公开(公告)日：2015-12-30

申请号：CN201510553354.3

申请日：2015-09-01

Applicant: 华进半导体封装先导技术研发中心有限公司

Inventor： 陈峰 ,  陆原 ,  刘一波 ,  林挺宇

IPC: H01L21/56 ,  H01L23/31

CPC classification number: H01L21/568 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/19 ,  H01L2924/00012 ,  H01L21/56 ,  H01L23/3171

Abstract: 本发明提供了一种扇出型封装制备方法，通过在涂覆临时键合胶的承载片上制作第一绝缘树脂层，并在第一绝缘树脂层上形成开口，第一绝缘树脂层上的开口作为芯片贴装的对准标记，解决了FOWLP封装钝化层与芯片贴装的对准精度问题。同时，无需在承载片上制作对准标记点，减少了工艺流程，降低了成本。

公开(公告)号：CN105161435A

公开(公告)日：2015-12-16

申请号：CN201510391233.3

申请日：2015-07-06

Applicant: 华进半导体封装先导技术研发中心有限公司

Inventor： 张文奇 ,  刘一波

IPC: H01L21/60

CPC classification number: H01L25/105 ,  H01L21/561 ,  H01L23/3128 ,  H01L23/49816 ,  H01L24/73 ,  H01L24/97 ,  H01L2224/16227 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/73265 ,  H01L2224/97 ,  H01L2225/1023 ,  H01L2225/1058 ,  H01L2924/00014 ,  H01L2924/15311 ,  H01L2924/15331 ,  H01L2924/181 ,  H01L2224/81 ,  H01L2924/00012 ,  H01L2224/29099 ,  H01L2224/45099 ,  H01L2224/13099 ,  H01L2924/00 ,  H01L24/80 ,  H01L24/96 ,  H01L2224/80 ,  H01L2224/96

Abstract: 本发明涉及一种控制球高且避免掉球的PoP堆叠封装工艺，其特征是，包括以下步骤：（1）在第一封装元件基板第一表面的焊盘上涂覆焊膏；（2）在焊膏上植铜球并回流，铜球表面预先包裹抗氧化膜；（3）在第一封装元件基板的第一表面倒装贴放芯片；（4）芯片和铜球进行塑封包裹，铜球上部露出设定的高度；（5）在第一封装元件基板第二表面的焊盘上植焊球并回流；（6）切割基板，形成单独的第一封装元件；（7）清除铜球露出部分的氧化物和残留的抗氧化膜，在铜球露出的部分涂覆助焊剂或焊膏；（8）将第二封装元件底部的焊球与第一封装元件基板第一表面的铜球对位，回流形成互连。本发明能够精确控制球高和避免掉球，确保植球的良率。

公开(公告)号：CN105047652A

公开(公告)日：2015-11-11

申请号：CN201510553331.2

申请日：2015-09-01

Applicant: 华进半导体封装先导技术研发中心有限公司

Inventor： 陆原 ,  陈峰 ,  刘一波 ,  林挺宇

IPC: H01L25/00 ,  H01L23/485 ,  H01L21/56

CPC classification number: H01L24/97 ,  H01L21/568 ,  H01L24/96 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/19 ,  H01L2224/73267 ,  H01L2224/92244 ,  H01L2224/94 ,  H01L2224/96 ,  H01L2924/18162 ,  H01L2924/3511 ,  H01L2224/03 ,  H01L2924/00012

Abstract: 本发明提供了一种半导体器件的封装结构及制作方法，该封装结构包括一个或多个带有焊盘的芯片，芯片主动面朝上，芯片之间的空隙填充介电质材料形成介电质层，且介电质层的表面高度低于芯片主动面表面；所述芯片的底部有保护膜，芯片主动面和芯片之间介电质层顶部覆盖有第一绝缘层，第一绝缘层在芯片主动面焊盘上有开口；第一绝缘层表面有重布线层，第一绝缘层和重布线层上面覆盖第二绝缘层，第二绝缘层在重布线层焊盘上有开口；重布线层焊盘上有凸点下金属层，在凸点下金属层上有凸块，所述凸块通过凸点下金属层、重布线层与芯片主动面焊盘形成电连接。本发明仅用一块载板；采用膜辅助成型塑封技术，芯片间隙介电质填充层厚度可控，一次性到位。

公开(公告)号：CN104681456A

公开(公告)日：2015-06-03

申请号：CN201510042106.2

申请日：2015-01-27

Applicant: 华进半导体封装先导技术研发中心有限公司

Inventor： 王宏杰 ,  刘一波 ,  陈峰 ,  上官东恺 ,  孙鹏

IPC: H01L21/56 ,  H01L21/60

CPC classification number: H01L21/561 ,  H01L21/568 ,  H01L21/6835 ,  H01L23/3114 ,  H01L23/482 ,  H01L24/19 ,  H01L24/96 ,  H01L24/97 ,  H01L2221/68372 ,  H01L2224/12105 ,  H01L2924/18162 ,  H01L2924/3511 ,  H01L2924/00 ,  H01L21/56 ,  H01L24/10 ,  H01L24/11 ,  H01L24/12 ,  H01L2224/11 ,  H01L2224/12

Abstract: 本发明实施例提供了一种扇出型晶圆级封装方法，可适用于小薄芯片并简化了工艺流程。该扇出型晶圆级封装方法包括：在至少一个芯片的正面上分别制备导电凸柱，将所述至少一个芯片的正面朝上贴装于一个载板上，并对所述至少一个芯片进行塑封，使得塑封后所述导电凸柱的顶端外露在塑封体之外；在外露导电凸柱的所述塑封体上通过重布线工艺完成扇出型晶圆级封装。