-
公开(公告)号：CN118507468A
公开(公告)日：2024-08-16
申请号：CN202310161413.7
申请日：2023-02-14
申请人： 华为技术有限公司
摘要： 本申请提供了一种电容器、存储阵列、存储器及电子设备，其中，电容器包括：至少两个间隔且层叠设置的平板电极，每个平板电极上均设有第一通孔；第一介质层，第一介质层位于相邻的两个平板电极之间；柱状电极，柱状电极的至少部分位于至少两个平板电极的第一通孔内；第二介质层，第二介质层的至少部分位于至少两个平板电极的第一通孔内，第二介质层环绕于柱状电极的侧面；第一极板和第二极板，第一极板与至少两个平板电极中的至少一个第一平板电极连接，第二极板与至少两个平板电极中的至少一个第二平板电极连接；或，第一极板与至少一个第一柱状电极连接，第二极板与至少一个第二柱状电极连接。本申请能够提高电容器的容值密度。
-
公开(公告)号：CN117241588A
公开(公告)日：2023-12-15
申请号：CN202210621656.X
申请日：2022-06-02
申请人： 华为技术有限公司
摘要： 本申请实施例提供了一种存储器，其特征在于，包括：衬底、第一存储阵列与第一冗余阵列；第一存储阵列包括由至少一个晶体管与至少一个电容单元构成的堆叠结构，第一存储阵列用于存储数据；第一存储阵列包括由至少一个晶体管与至少一个电容单元构成的堆叠结构，第一冗余阵列与第一存储阵列相对于衬底的高度相同，第一冗余阵列的堆叠结构与第一存储阵列的堆叠结构相同。通过在存储阵列的周围设置与存储阵列具有相同堆叠结构的冗余阵列，可以使存储阵列的边缘部分与中心部分的周围环境相近，从而避免了光刻过程中由于光学反射以及衍射造成的关键尺寸的偏差，并可以提高存储器的结构均匀性。
-
公开(公告)号：CN116935912A
公开(公告)日：2023-10-24
申请号：CN202210373356.4
申请日：2022-04-11
申请人： 华为技术有限公司
IPC分类号： G11C11/22
摘要： 本申请实施例提供了一种铁电存储器，该铁电存储器中的第一存储单元包括晶体管和多个电容，多个电容的第一极板与晶体管的漏极连接，多个电容的第二极板分别对应连接至多条板线，多个电容均为铁电薄膜电容；读写控制器，响应于接收到从多个电容中的第一电容读取数据，在第一时段控制晶体管导通、向第二位线和与晶体管连接的第一位线提供第一信号，向与第一电容连接的第一板线提供第二信号；在第二时段控制晶体管关断、向第一位线和第二位线提供第三信号，向第一板线提供第四信号；在第三时段控制晶体管导通；在第四时段控制放大器使能。该铁电存储器，可以在提高铁电存储器的存储密度的情况下、简化铁电存储器的数据读取的设计。
-
-
公开(公告)号：CN117352024A
公开(公告)日：2024-01-05
申请号：CN202210747729.X
申请日：2022-06-29
申请人： 华为技术有限公司
IPC分类号： G11C11/22
摘要： 本申请实施例提供了一种存储器，其中，该存储器包括：第一存储单元、灵敏放大器、第一位线、第二位线、第一隔离器、第二隔离器、第三隔离器、第四隔离器和控制器；第一位线连接所述第一存储单元和所述灵敏放大器的第一输出，第二位线连接所述灵敏放大器的第二输出，所述第一隔离器连接所述第一位线和所述灵敏放大器的所述第一输出，所述第二隔离器连接所述第二位线和所述灵敏放大器的所述第二输出，所述第三隔离器连接所述第一位线和所述灵敏放大器的所述第二输出，所述第四隔离器连接所述第二位线和所述灵敏放大器的所述第一输出。本申请技术方案能够将存储单元整个访问周期内的单边扰动转换为双边扰动，减少了单边扰动对电容器的影响。
-
公开(公告)号：CN117352023A
公开(公告)日：2024-01-05
申请号：CN202210744834.8
申请日：2022-06-27
申请人： 华为技术有限公司
IPC分类号： G11C11/22
摘要： 本申请提供一种铁电存储器、铁电存储器的读出电路及读出方法，其中读出电路包括第一开关管、第二开关管、均衡器和灵敏放大器。均衡器通过第一位线与第一铁电存储单元连接，均衡器还通过第二位线与第二铁电存储单元连接，第一开关管和第二开关管分别连接均衡器和灵敏放大器，第一铁电存储单元和第二铁电存储单元共用第一字线。通过在均衡器和灵敏放大器之间设置第一开关管和第二开关管，这样可以使得第一铁电存储单元和第二铁电存储单元共用同一字线，进而第一铁电存储单元中的晶体管和第二铁电存储单元中的晶体管同时导通时，可以保证铁电存储器连接的负载端处于均衡状态，从而可以利用灵敏放大器准确读出或写入铁电存储器中的存储信息。
-
公开(公告)号：CN117042453A
公开(公告)日：2023-11-10
申请号：CN202210467855.X
申请日：2022-04-29
申请人： 华为技术有限公司
IPC分类号： H10B41/30 , H10B41/50 , H10B41/27 , H10B41/60 , H10B43/50 , H10B43/27 , H10B80/00 , H05K1/18
摘要： 本申请实施例提供了一种存储芯片、通孔结构的制备方法、存储器及电子设备。其中，该存储芯片包括：层叠结构，该层叠结构中的每层包括一个或多个存储区域以及一个或多个目标冗余区域；其中，一个或多个存储区域中的每个存储区域包括多个存储单元，一个或多个目标冗余区域中的每个目标冗余区域包括一个或多个贯穿于层叠结构的槽体结构，该槽体结构包括外层绝缘体结构和内层通孔结构，该通孔结构用于形成存储芯片的电源布局布线结构。本申请方案将通孔结构设置在目标冗余区域中，由于目标冗余区域在芯片上的分布较为聚集，从而能够降低通孔结构之间的布线长度，进而能够降低电压在传输过程中的功耗损失。
-
公开(公告)号：CN116981246A
公开(公告)日：2023-10-31
申请号：CN202210393207.4
申请日：2022-04-15
申请人： 华为技术有限公司
IPC分类号： H10B12/00
摘要： 本申请公开了一种存储阵列和制备方法，能够提高存储密度。存储阵列包括多个存储单元，每个存储单元包括：通孔结构、第一导电结构、第一电介质层、第一导体层、相互绝缘的第二导体层和第三导体层，通孔结构贯穿第二导体层和/或第三导体层；通孔结构包括第二导电结构、第一半导体层、第二半导体层、第二电介质层，第一半导体层、第二半导体层，第二导电结构沿通孔结构侧壁方向设置，第二电介质层位于第二半导体层和第二导电结构之间；第一导电结构控制第一导体层与第二导电结构之间的电连接状态，第一导电结构位于通孔结构内侧或外侧，第一电介质层位于第一导电结构和第一半导体层之间；第二导电结构控制第二导体层与第三导体层之间的电连接状态。
-
公开(公告)号：CN116803232A
公开(公告)日：2023-09-22
申请号：CN202280003570.9
申请日：2022-01-18
申请人： 华为技术有限公司
摘要： 本申请提供了一种铁电存储器，包括：衬底；字线，源极线，位线和控制线；在竖直方向上堆叠的第一铁电电容、第一晶体管和第二晶体管；第一铁电电容包括第一电极和第二电极；第二电极在第一铁电电容的下端和/或上端暴露；第一晶体管的第一极与源极线连接，第二极与位线连接，栅极与第二电极接触；第一晶体管的沟道层沿竖直方向设置，第一晶体管的栅极形成第一晶体管的上端和/或下端；第二晶体管的栅极与控制线连接，第二极与位线连接，第一极与第二电极或第一晶体管的栅极接触；第二晶体管的沟道层沿竖直方向设置，第二晶体管的第一极形成第二晶体管的上端或下端。该铁电存储器具有较高的存储密度。
-
公开(公告)号：CN116940110A
公开(公告)日：2023-10-24
申请号：CN202210357044.4
申请日：2022-04-06
申请人： 华为技术有限公司
IPC分类号： H10B12/00
摘要： 本申请提供了一种半导体结构及其制备方法、三维存储器、电子设备，涉及半导体芯片技术领域，旨在如何提高三维存储器的存储密度。该半导体结构包括外围堆叠层、电容器、第一接触柱和第一信号线，外围堆叠层包括层叠设置的多个膜层对，膜层对包括第一介质层和栅极层，多个膜层对形成多个台阶。电容器包括第一电极和第二电极。第一接触柱位于第一目标台阶的上方，且一端与形成第一目标台阶的膜层对中的栅极层电连接，第一目标台阶为多个台阶中的一个台阶。第一信号线与第一接触柱的另一端电连接，第一信号线被配置为向栅极层传输第一电压信号，栅极层被配置为形成第一电极。上述半导体结构应用于三维存储器中，以实现数据的读取和写入操作。
-
-
-
-
-
-
-
-
-
搜索结果
24 条记录 (耗时 0.027 秒)
