-
公开(公告)号：CN119300411A
公开(公告)日：2025-01-10
申请号：CN202411366577.4
申请日：2024-09-29
Applicant: 华中科技大学
Abstract: 本发明属于微电子器件相关技术领域，其公开了一种基于氧化物半导体的铁电垂直晶体管及其制备方法，该铁电垂直晶体管包括衬底、栅极金属电极、栅极铁电层、栅极绝缘介质层、岛状源极、氧化物半导体、源极接触电极、顶部漏极。本发明利用氧化铪基铁电材料作为栅极铁电材料，可以实现信息的写入和读取，并放大栅极电压对沟道的调控效果，降低栅极电容和沟道电容的比值，降低晶体管的工作电压，以减少铁电垂直晶体管的功耗。此外，通过在栅极铁电薄膜上再制备一层栅极绝缘介质层，以促进铁电相的形成，同时绝缘介质层的引入可以抑制电荷的注入，进而调节氧化铪基铁电材料的极化状态，提高了铁电晶体管的整体性能。
-
公开(公告)号：CN118900562A
公开(公告)日：2024-11-05
申请号：CN202410996227.X
申请日：2024-07-24
Applicant: 华中科技大学
IPC: H10B12/00
Abstract: 本发明公开了一种无电容动态随机存储器及其制备方法，属于半导体技术领域，包括垂直堆叠的写入晶体管和读取晶体管，分别对应一组源极层、漏极层和栅极层；两个晶体管均使用二维绝缘材料作为封装层来保护二维半导体材料的沟道层，提高了沟道层在高温下的稳定性，减小高温下晶体管的关态泄漏电流，从而延长动态随机存储器的数据保存时间，实现了耐高温的无电容动态随机存储器；在此基础上通过引入第二绝缘层和第四绝缘层，来规避采用二维绝缘材料作为封装层所带来的栅极与沟道之间的栅极电容太小，影响数据存储时间的问题，进而在保证存储性能的条件下，提高了存储器的高温稳定性。
-
公开(公告)号：CN119486215A
公开(公告)日：2025-02-18
申请号：CN202411316968.5
申请日：2024-09-20
Applicant: 华中科技大学
Abstract: 本发明属于晶体管相关技术领域，其公开了一种异质结型多值逻辑晶体管及其制备方法与应用，所述晶体管包括衬底、绝缘层、源电极、漏电极、N型沟道层及P型沟道层，所述绝缘层设置在所述衬底上；所述源电极、所述漏电极、所述N型沟道层及所述P型沟道层分别设置在所述绝缘层远离所述衬底的表面上；所述源电极及所述漏电极分别与所述N型沟道层及P型沟道层形成电学连接，所述N型沟道层及P型沟道层共用同一栅极，且所述N型沟道层及P型沟道层部分重叠。本发明通过该栅极来在所述衬底上施加不同栅极电压，可以对导电沟道进行阻态调控，实现混合跨导效应，进而构筑具备三值逻辑功能的逻辑电路。
-
公开(公告)号：CN119317162A
公开(公告)日：2025-01-14
申请号：CN202411341057.8
申请日：2024-09-25
Applicant: 华中科技大学
Abstract: 本发明属于薄膜晶体管相关技术领域，其公开了一种双栅极异质结型薄膜晶体管及其制备方法与应用，包括衬底、第一栅极、第一绝缘层、第一沟道层、第二沟道层、源极、漏极、第二绝缘层及第二栅极，所述第一栅极设置在所述衬底上，且内嵌于所述第一绝缘层；所述第一绝缘层设置在所述第一栅极及所述衬底上；所述第一沟道层设置在所述第一绝缘层上，所述第二沟道层设置在所述第一沟道层上；所述源极及所述漏极分别设置在所述第二沟道层相背的两端，且均内嵌于所述第二绝缘层内；所述第二绝缘层设置在所述第二沟道层、所述源极及所述漏极上；所述第二栅极设置在所述第二绝缘层远离所述第二沟道层的表面上。本发明有效提高薄膜晶体管的迁移率。
-
-
-
Search Results
4
records
(took 0.016 seconds)
