-
公开(公告)号：CN119889397A
公开(公告)日：2025-04-25
申请号：CN202510372805.7
申请日：2025-03-27
Applicant: 华中科技大学
Abstract: 本发明公开了一种控制器内闪存读取性能的优化方法、装置和存储介质，属于闪存技术领域，所述方法包括：将预设特征量、擦写读次数和数据保持时间输入当前预测模型中以获取读取电压偏移区间；根据闪存的使用情况去预测闪存的阈值电压分布更加具有实时性；在读取电压偏移区间的基础上，进行读重试操作；在读重试操作时每个页面仅调整一个读电压的偏移值变化，相同页面下的其他电压偏移值跟随读电压的偏移值变化而变化；相同页面不同读取电压偏移值的相关性，大大减少了重读试次数，降低重读时间，提升读取性能，进一步地利用读重试操作确定的阈值电压分布数据更新当前预测模型并保存，将更新后预测模型用于下一次读取操作，增加了预测的准确性。
-
公开(公告)号：CN117034827B
公开(公告)日：2023-12-15
申请号：CN202311292558.7
申请日：2023-10-08
Applicant: 华中科技大学
IPC: G06F30/347 , H03K19/17748 , H03K19/003
Abstract: 本发明公开了一种用于eFPGA的多路选择器、互连开关及外围接口电路，属于嵌入式芯片可编程逻辑器件设计领域，该多路选择器采用传输模块实现多路选择器的传输通道，可大幅降低互连开关的延迟；采用行列选择结构的译码电路实现数据选通，可减少互连开关的编程点数量；采用带上拉电阻的反馈结构缓冲模块，可平衡多路选择器传输不同信号的延迟；可用做eFPGA的互连开关，以降低eFPGA的关键路径延迟和减小eFPGA的面积；相较传统互连开关具有编程点少，延迟低，驱动能力强的特点。
-
公开(公告)号：CN117082515A
公开(公告)日：2023-11-17
申请号：CN202310864673.0
申请日：2023-07-14
Applicant: 华中科技大学
IPC: H04W12/069 , H04W12/00 , H04W12/08 , H04W4/40 , H04L9/00
Abstract: 本发明公开了一种车联网隐私保护跨域管理系统及方法，属于区块链与车联网条件隐私认证技术领域；本发明将多个区块链网络相互连接，形成一个跨链网络，以实现不同链之间的数据交换和共享；其中，车辆用户的部分隐私信息仅对对应域的证书管理机构节点可见，在不泄露车联网用户隐私信息的前提下，各车辆用户之间能够检索请求方是否位于该域管理机构节点所维护的认证树中，并根据检索结果提供服务；相比其他基于区块链的系统，本发明大大降低了计算和通信负荷，在处理大规模数据时容易出现拥堵和延迟，提升了证书管理效率和认证效率，保证了车联网用户的条件隐私保护，且支持跨域资源访问的透明性与实时性。
-
公开(公告)号：CN116384309A
公开(公告)日：2023-07-04
申请号：CN202310626506.2
申请日：2023-05-31
Applicant: 华中科技大学
Abstract: 本发明公开了一种应用于低功耗芯片设计的四相锁存异步握手单元，该单元可以在握手中产生局部时钟信号来控制锁存器的开启与关闭，以解决当下集成电路因为时钟树所带来的控制难题与功耗问题。本发明使用锁存器作为存储单元，且该握手单元在不存在触发器的同时还解决了竞争冒险问题，因此使用该握手单元设计出来的电路普遍具有稳定性高，面积小，功耗低的优点。此外，本发明还提供了一种基于传统同步EDA工具的通用开发流程，减小了基于该异步握手单元所实现电路的开发难度。
-
公开(公告)号：CN116129984A
公开(公告)日：2023-05-16
申请号：CN202310407633.3
申请日：2023-04-17
Applicant: 华中科技大学
IPC: G11C29/54
Abstract: 本发明公开了一种宽电压域SRAM读检错电路、方法及应用，属于集成电路设计领域，包括与待检错SRAM阵列中的列电路相同的复制列电路，复制列内的SRAM单元存储固定值，对应读操作时其单元所在位线需要放电的情形，以反映最坏情况下需要的读时间。在SRAM进行读操作时，复制列内与读目标单元位于同一行的单元也进行一次读操作，通过在下一个系统时钟周期上升沿到来时对复制列的输出信号d进行采样，判断SRAM阵列读出正确性，并输出对应的错误标志信号。本发明结构简单，占用面积小，对不同结构的SRAM具有良好的兼容性，适用于采用DVFS技术的系统。
-
Patent Agency Ranking
公开(公告)号：CN115796197A
公开(公告)日：2023-03-14
申请号：CN202211429165.1
申请日：2022-11-15
Applicant: 华中科技大学
Abstract: 本发明公开了一种基于对数的频率和精度可重构的近似浮点乘法器，属于芯片设计与FPGA技术领域。包括：符号判断模块，用于判断两个操作数乘积结果的符号位；尾码计算模块，包括第一加法器，两个操作数的尾码输入所述第一加法器，相加后输出结果为两个操作数乘积结果的尾码近似值；阶码计算模块，包括一个八位带进位的加法器和一个九位减法器，用于计算两个操作数乘积结果的阶码。本发明乘法器能够大幅提升乘法器的运行速度，并显著减小电路面积，并且提供了不同精度和频率要求情况下的不同工作模式，在特定情况下，还可以通过选择两种错误纠正模式进一步提升计算结果的精确度，是一种高速低功耗的近似乘法器，更适用于大规模集成电路的应用。
-
公开(公告)号：CN115712408A
公开(公告)日：2023-02-24
申请号：CN202211389566.9
申请日：2022-11-08
Applicant: 华中科技大学 , 武汉兴和云网科技股份有限公司
IPC: G06F7/72
Abstract: 本发明公开了一种用于公钥密码算法加速的协处理器，属于数字逻辑电路技术领域，包括：底层算法单元，包括模加减电路、Q值计算电路和蒙哥马利模乘电路；中层算法单元，包括点的加法电路、点的倍乘电路和模幂电路，可调用底层算法单元；顶层算法单元，包括模逆电路和点的标量乘电路，可调用中层算法单元和底层算法单元；逻辑控制单元，用于根据操作命令控制底层算法单元、中层算法单元和顶层算法单元，以实现4096位及以下任意长度的RSA算法中模幂操作、SM2算法中椭圆曲线的多倍点操作以及ECC算法中椭圆曲线的多倍点操作。可支持多种算法，且支持的密钥长度更高、运算域更齐全。
-
公开(公告)号：CN114003081B
公开(公告)日：2022-07-05
申请号：CN202111267589.8
申请日：2021-10-29
Applicant: 华中科技大学
IPC: G05F1/625
Abstract: 本发明属于数字LDO电路技术领域，具体涉及一种具有低电压纹波输出的数字LDO电路，包括：时钟比较器，双向移位寄存器，开关阵列，电压纹波降低电路及控制其开关的模式控制电路；双向移位寄存器的并行输出端连接电压纹波降低电路的输入端；电压纹波降低电路的输出端连接开关阵列；模式控制电路用于在接收到负载发送的电阻未发生变化的信号时控制电压纹波降低电路开启；开启的电压纹波降低电路用于保持开启时刻开关阵列中各个开关的开关状态，锁存并行输出端中各个输出端向开关阵列的输入电压。本发明使用附加电路停止数字LDO中开关阵列的变化，使其近似成为一个恒流源，这样当负载较为稳定时，可以完全消除电压纹波。
-
公开(公告)号：CN109817267B
公开(公告)日：2021-02-26
申请号：CN201811545446.7
申请日：2018-12-17
Applicant: 武汉忆数存储技术有限公司 , 华中科技大学
Abstract: 本发明涉及一种基于深度学习的闪存寿命预测方法、系统及计算机可读存取介质。本发明测量闪存的一种特征量或几种特征量的组合，对所有特征量或组合部分特征量进行数学运算，将运算结果或测量结果或运算结果和测量结果的组合输入到深度学习模型中，通过合适的模型计算得到闪存寿命的预测值。深度学习的方法通过卷积神经网络更加接近真实的神经元，使用权值共享网络结构减少了训练参数和计算复杂度，提高了泛化性能，循环卷积神经网络还能处理序列数据，更好的预测闪存寿命。
-
公开(公告)号：CN108055235B
公开(公告)日：2020-09-18
申请号：CN201711057311.1
申请日：2017-11-01
Applicant: 华中科技大学
Abstract: 本发明公开了一种智能锁的控制方法、相关设备及系统，包括：移动终端获取智能锁的标识信息，并向云服务器端发送所述标识信息，以使云服务器端获取与所述标识信息对应的第一密钥信息；移动终端接收由云服务器端发送的第一密钥信息，并向智能锁发送认证指令，以由智能锁在对移动终端认证通过后，向移动终端发送第一随机数，并由第一随机数生成第一开锁密码，其中，所述认证指令用于验证移动终端的合法性；移动终端根据标识信息、第一密钥信息以及第一随机数生成智能锁的第二开锁密码，以由第二开锁密码对智能锁进行开锁操作，并在第一开锁密码与第二开锁密码匹配时，完成开锁操作。通过本发明可满足云服务器端、智能锁、移动终端的安全通信要求。
-
-
-
-
-
-
-
-
-
Search Results
134
records
(took 0.035 seconds)
