-
公开(公告)号：CN115796197A
公开(公告)日：2023-03-14
申请号：CN202211429165.1
申请日：2022-11-15
Applicant: 华中科技大学
Abstract: 本发明公开了一种基于对数的频率和精度可重构的近似浮点乘法器，属于芯片设计与FPGA技术领域。包括：符号判断模块，用于判断两个操作数乘积结果的符号位；尾码计算模块，包括第一加法器，两个操作数的尾码输入所述第一加法器，相加后输出结果为两个操作数乘积结果的尾码近似值；阶码计算模块，包括一个八位带进位的加法器和一个九位减法器，用于计算两个操作数乘积结果的阶码。本发明乘法器能够大幅提升乘法器的运行速度，并显著减小电路面积，并且提供了不同精度和频率要求情况下的不同工作模式，在特定情况下，还可以通过选择两种错误纠正模式进一步提升计算结果的精确度，是一种高速低功耗的近似乘法器，更适用于大规模集成电路的应用。
Search Results
1
records
(took 0.02 seconds)
筛选
AND
AND
过滤
NOT
NOT
Scan to Join
