公开(公告)号：CN117634380A

公开(公告)日：2024-03-01

申请号：CN202311523870.2

申请日：2023-11-15

Applicant: 北京微电子技术研究所 ,  北京时代民芯科技有限公司

Inventor： 张彦龙 ,  张伟 ,  陈雷 ,  孙华波 ,  杨铭谦 ,  孙健爽 ,  赵美然 ,  王紫石 ,  刘亚泽 ,  翟笑 ,  孙晋怡 ,  彭宝莉

IPC: G06F30/34 ,  G06F30/347

Abstract: 本发明属于集成电路领域，具体涉及了一种基于半双工可扩展互连总线的多芯粒FPGA配置电路，旨在解决现有的扩大FPGA电路规模技术设计周期长，性能增幅有限的问题。本发明包括：n个FPGA芯粒，其中每个FPGA芯粒包括1个芯片配置控制电路和多个SHDI总线电路；n个芯粒包括1个主芯粒和n‑1个从芯粒；n个FPGA芯粒通过SHDI总线电路连接，并通过SHDI总线电路进行双向数据传输和双向信息传递；SHDI总线电路通过数据信号线DATA进行连接；SHDI总线电路将多个FPGA芯粒以单向菊花链的方式连接起来，构成JTAG菊花链电路；每个芯粒具有相同的配置控制电路。本发明可以快速实现FPGA资源的成倍增长。

公开(公告)号：CN118197370A

公开(公告)日：2024-06-14

申请号：CN202410249797.2

申请日：2024-03-05

Applicant: 北京微电子技术研究所 ,  北京时代民芯科技有限公司

Inventor： 张彦龙 ,  陈雷 ,  孙华波 ,  闵楠 ,  巩金浩 ,  郭睿 ,  杨铭谦 ,  徐瀚铭 ,  郭琨 ,  赵美然 ,  张玉

IPC: G11C5/14 ,  G11C11/417

Abstract: 本发明公开了一种面向抗辐照SRAM型FPGA配置存储阵列供电的保护电路，包括保护电压产生电路和驱动电路。本发明利用保护电压与MOS管组成的支路为驱动电路提供额外的电流通路，在辐射条件下，当辐射电离效应导致器件产生表面缺陷，PMOS功率晶体管阈值电压升高时，供电保护电路能够保护SRAM供电电压，防止SRAM掉电损失数据。

公开(公告)号：CN117789780A

公开(公告)日：2024-03-29

申请号：CN202311465910.2

申请日：2023-11-06

Applicant: 北京微电子技术研究所 ,  北京时代民芯科技有限公司

Inventor： 刘亚泽 ,  陈雷 ,  孙华波 ,  杨铭谦 ,  孙健爽 ,  翟笑 ,  孙晋怡 ,  彭宝莉 ,  赵美然 ,  张伟

IPC: G11C7/10 ,  G11C7/22 ,  G11C8/10

Abstract: 一种片上大容量双端口同步存储器，包括端口控制器、时钟控制器、地址译码器、读写控制器、三个存储阵列、一个带时钟反馈的存储阵列。端口控制器接收两个端口的输入数据、地址、写使能等信号，将其转换为内部信号，将内部输出信号转换为两个端口输出数据；时钟控制器用于接收时钟，产生内部时钟；地址译码器用于将内部地址信号转换为字线驱动信号和读写控制信号；读写控制器用于接收读写控制信号，将内部输入信号写入存储阵列，或将存储阵列中的数据读出为内部输出信号；四个存储阵列用于存储数据，同时提供时钟反馈通路。本发明能够内部产生时序信号，实现两个端口同步读写，具有灵活、面积小、大容量等优点，可实现片上海量数据缓存等应用场景。

公开(公告)号：CN118335146A

公开(公告)日：2024-07-12

申请号：CN202410476134.4

申请日：2024-04-19

Applicant: 清华大学 ,  北京微电子技术研究所

Inventor： 潘立阳 ,  梁英真 ,  赵美然 ,  陈雷

IPC: G11C11/413 ,  G11C29/42

Abstract: 一种存储装置、电子设备和存储装置的控制方法。该存储装置中列选电路与NVSRAM阵列耦接，第一输入输出接口电路与SRAM操作电路耦接，SRAM操作电路与列选电路耦接，非易失存储操作电路与NVSRAM阵列耦接；非易失存储操作电路被配置为对SRAM存储子单元数据进行数据备份操作；SRAM操作电路被配置为对SRAM存储子单元数据进行第一数据读写操作；列选电路被配置为对非易失存储子单元数据进行数据恢复操作，隔离SRAM操作电路的操作和非易失存储操作电路的操作，以及隔离第一数据读写操作、第二数据读写操作和数据恢复操作；第二输入输出接口电路与NVSRAM阵列耦接，且被配置为对NVSRAM阵列进行第二数据读写操作。该存储装置可以提高数据读写、备份、恢复的可靠性和灵活性。

公开(公告)号：CN118335147A

公开(公告)日：2024-07-12

申请号：CN202410479895.5

申请日：2024-04-19

Applicant: 清华大学 ,  北京微电子技术研究所

Inventor： 潘立阳 ,  张均阳 ,  赵美然 ,  孙华波

IPC: G11C11/413 ,  G11C29/42

Abstract: 一种存储装置、电子设备和存储装置的控制方法。该存储装置包括纠检错电路与SRAM操作电路耦接，SRAM操作电路与列选电路耦接，列选电路与NVSRAM阵列耦接，非易失存储操作电路与NVSRAM阵列耦接，第一输入输出接口电路与SRAM操作电路耦接；非易失存储操作电路被配置为进行数据备份操作；SRAM操作电路被配置为进行第一数据读写操作；纠检错电路被配置为对目标数据进行编码和解码，判断目标数据是否错误并纠错；列选电路被配置为对非易失存储子单元数据进行数据恢复操作，隔离SRAM操作电路的操作和非易失存储操作电路的操作，以及隔离第一数据读写操作、第二数据读写操作和数据恢复操作；第二输入输出接口电路与NVSRAM阵列耦接且被配置为对NVSRAM阵列进行第二数据读写操作。