-
公开(公告)号：CN102194869A
公开(公告)日：2011-09-21
申请号：CN201010128023.2
申请日：2010-03-16
Applicant: 北京大学
IPC: H01L29/78 , H01L29/06 , H01L29/36 , H01L21/336
Abstract: 本发明公开了一种抗辐照性能增强的超陡倒掺杂MOS器件，包括衬底、源区、漏区、栅氧化层、栅极和栅侧墙，在源漏之间、沟道区的两侧为浅掺杂注入区，沟道区和浅掺杂注入区的下方为重掺杂区，其特征在于，所述重掺杂区的掺杂浓度为3×1018cm-3～5×1018cm-3，重掺杂区的上界面距离沟道表面30～40纳米，下界面在源漏PN结上下20纳米的区域内。本发明通过优化超陡倒掺杂器件的参数，在器件的短沟道特性满足常规应用的情况下增强了器件的抗总剂量辐照性能，这对于提高应用于空间环境中的集成电路芯片的可靠性和寿命具有重要意义。
-
公开(公告)号：CN102194828A
公开(公告)日：2011-09-21
申请号：CN201010128030.2
申请日：2010-03-16
Applicant: 北京大学
IPC: H01L27/12 , H01L21/84 , H01L21/762
Abstract: 本发明公开了一种新型源漏结构的抗辐照SOI器件，包括衬底硅层，埋氧化层、有源区硅层、栅氧化层及隔离氧化层，所述有源区硅层上形成源区、漏区和沟道区，其特征在于，所述源区或者漏区与埋氧化层之间有一层与源区或者漏区掺杂类型相反的掺杂层。通过改变源漏区与埋氧层界面处的掺杂类型，使辐照导致的埋氧层界面处的寄生导电沟道无法导通，从而减少总剂量辐照引起的SOI器件背栅泄漏电流以及由于耦合引起的器件性能退化，达到提高SOI器件抗总剂量辐照能力的目的。
-
公开(公告)号：CN102194869B
公开(公告)日：2013-02-20
申请号：CN201010128023.2
申请日：2010-03-16
Applicant: 北京大学
IPC: H01L29/78 , H01L29/06 , H01L29/36 , H01L21/336
Abstract: 本发明公开了一种抗辐照性能增强的超陡倒掺杂MOS器件，包括衬底、源区、漏区、栅氧化层、栅极和栅侧墙，在源漏之间、沟道区的两侧为浅掺杂注入区，沟道区和浅掺杂注入区的下方为重掺杂区，其特征在于，所述重掺杂区的掺杂浓度为3×1018cm-3～5×1018cm-3，重掺杂区的上界面距离沟道表面30～40纳米，下界面在源漏PN结上下20纳米的区域内。本发明通过优化超陡倒掺杂器件的参数，在器件的短沟道特性满足常规应用的情况下增强了器件的抗总剂量辐照性能，这对于提高应用于空间环境中的集成电路芯片的可靠性和寿命具有重要意义。
-
公开(公告)号：CN101577279B
公开(公告)日：2011-11-09
申请号：CN200910087223.5
申请日：2009-06-19
Applicant: 北京大学
IPC: H01L27/092 , H01L29/78 , H01L29/06 , H01L29/423
Abstract: 本发明公开了一种抗辐照的多叉指CMOS器件，属于电子技术领域。本发明多叉指CMOS器件包括有源区、STI区、和连接所述有源区和所述STI区的栅极，所述栅极呈多叉指状，其特征在于，所述有源区沿着有源区横向的宽度大于所述栅极位于所述有源区范围内沿着有源区横向的宽度。优选地，相邻的两个叉指的根部内轮廓线不呈各个折角同时为90°的折线状，位于端部的两个叉指的根部外轮廓线不呈直角状。本发明多叉指CMOS器件可以有效的降低栅串联电阻，从而提高电路的性能；同时占用的版图面积减小，可提高芯片的集成度。
-
公开(公告)号：CN102194828B
公开(公告)日：2014-05-28
申请号：CN201010128030.2
申请日：2010-03-16
Applicant: 北京大学
IPC: H01L27/12 , H01L21/84 , H01L21/762
Abstract: 本发明公开了一种新型源漏结构的抗辐照SOI器件，包括衬底硅层，埋氧化层、有源区硅层、栅氧化层及隔离氧化层，所述有源区硅层上形成源区、漏区和沟道区，其特征在于，所述源区或者漏区与埋氧化层之间有一层与源区或者漏区掺杂类型相反的掺杂层。通过改变源漏区与埋氧层界面处的掺杂类型，使辐照导致的埋氧层界面处的寄生导电沟道无法导通，从而减少总剂量辐照引起的SOI器件背栅泄漏电流以及由于耦合引起的器件性能退化，达到提高SOI器件抗总剂量辐照能力的目的。
-
Patent Agency Ranking
公开(公告)号：CN102194868A
公开(公告)日：2011-09-21
申请号：CN201010128005.4
申请日：2010-03-16
Applicant: 北京大学
IPC: H01L29/78 , H01L29/06 , H01L29/36 , H01L21/336
Abstract: 本发明公开了一种抗辐照的Halo结构MOS器件及其制备方法，所述Halo结构MOS器件包括衬底、源区、漏区、栅氧化层、栅极和栅侧墙，源漏之间、沟道区的两侧为浅掺杂注入区，在浅掺杂注入区的近沟道端包围有重掺杂的Halo区，其特征在于，通过控制Halo注入的角度、剂量和能量，使所述Halo区的掺杂浓度为4×1018cm-3～1×1019cm-3，半径为30～50纳米。本发明通过优化Halo结构器件的参数，使器件在短沟道特性满足常规应用的情况下增强了抗总剂量辐照性能，有利于提高应用于空间环境中的集成电路芯片的可靠性和寿命。
-
公开(公告)号：CN102194868B
公开(公告)日：2013-08-07
申请号：CN201010128005.4
申请日：2010-03-16
Applicant: 北京大学
IPC: H01L29/78 , H01L29/06 , H01L29/36 , H01L21/336
Abstract: 本发明公开了一种抗辐照的Halo结构MOS器件及其制备方法，所述Halo结构MOS器件包括衬底、源区、漏区、栅氧化层、栅极和栅侧墙，源漏之间、沟道区的两侧为浅掺杂注入区，在浅掺杂注入区的近沟道端包围有重掺杂的Halo区，其特征在于，通过控制Halo注入的角度、剂量和能量，使所述Halo区的掺杂浓度为4×1018cm-3～1×1019cm-3，半径为30～50纳米。本发明通过优化Halo结构器件的参数，使器件在短沟道特性满足常规应用的情况下增强了抗总剂量辐照性能，有利于提高应用于空间环境中的集成电路芯片的可靠性和寿命。
-
公开(公告)号：CN101719497B
公开(公告)日：2012-01-18
申请号：CN200910238271.X
申请日：2009-11-24
Applicant: 北京大学
IPC: H01L27/088 , H01L27/092 , H01L23/552 , H01L21/762
Abstract: 本发明公开了一种抗NMOS器件总剂量辐照的集成电路，属于电子技术领域。本发明抗NMOS器件总剂量辐照的集成电路包括NMOS器件，也可包括PMOS器件，所述器件之间通过衬底上的沟槽隔离，沟槽中填充有沟槽填充材料，其特征在于，在和所述NMOS器件相邻的沟槽中，所述沟槽填充材料中嵌入一牺牲材料层，所述牺牲材料是掺杂了第三主族元素的硅。本发明可用于航天、军事、核电和高能物理等与总剂量辐照相关的行业。
-
公开(公告)号：CN102194827A
公开(公告)日：2011-09-21
申请号：CN201010128019.6
申请日：2010-03-16
Applicant: 北京大学
IPC: H01L27/12 , H01L21/84 , H01L21/762
Abstract: 本发明公开了一种基于高介电常数材料的抗辐照SOI器件，包括衬底硅层，埋氧化层、有源区硅层、栅氧化层及隔离氧化层，所述有源区硅层上形成源区、漏区和沟道区，其特征在于，所述的埋氧化层与有源区硅层之间有隔离层，所述隔离层采用高介电常数材料制成。该新型结构的SOI器件基于主流的SOI制造技术，与传统工艺完全兼容；在保持原有SOI器件优良特性的同时，提高了其抗辐照能力；该结构对于减小总剂量辐照引起的SOI集成电路功耗增加及增强芯片可靠性方面有着明显的优势和广泛应用前景。
-
公开(公告)号：CN101752376A
公开(公告)日：2010-06-23
申请号：CN200910242576.8
申请日：2009-12-18
Applicant: 北京大学
IPC: H01L27/088 , H01L21/762
Abstract: 本发明公开了一种新型的抗总剂量辐照的集成电路，属于电子技术领域。本发明旨在提供一种可以减少NMOS器件总剂量辐照后关态泄漏电流的新型抗总剂量辐照的集成电路。所述集成电路包括NMOS器件，也可包括PMOS器件，所述器件之间通过衬底上的沟槽隔离，其特征在于，在和所述NMOS器件相邻的沟槽中，沟槽填充材料和衬底材料之间存在一低介电常数的界面材料，其介电常数优选小于3.9。本发明可用于航天、军事、核电和高能物理等与总剂量辐照相关的行业。
-
-
-
-
-
-
-
-
-
Search Results
12
records
(took 0.015 seconds)
