-
公开(公告)号：CN102194868A
公开(公告)日：2011-09-21
申请号：CN201010128005.4
申请日：2010-03-16
Applicant: 北京大学
IPC: H01L29/78 , H01L29/06 , H01L29/36 , H01L21/336
Abstract: 本发明公开了一种抗辐照的Halo结构MOS器件及其制备方法，所述Halo结构MOS器件包括衬底、源区、漏区、栅氧化层、栅极和栅侧墙，源漏之间、沟道区的两侧为浅掺杂注入区，在浅掺杂注入区的近沟道端包围有重掺杂的Halo区，其特征在于，通过控制Halo注入的角度、剂量和能量，使所述Halo区的掺杂浓度为4×1018cm-3～1×1019cm-3，半径为30～50纳米。本发明通过优化Halo结构器件的参数，使器件在短沟道特性满足常规应用的情况下增强了抗总剂量辐照性能，有利于提高应用于空间环境中的集成电路芯片的可靠性和寿命。
-
公开(公告)号：CN102194869B
公开(公告)日：2013-02-20
申请号：CN201010128023.2
申请日：2010-03-16
Applicant: 北京大学
IPC: H01L29/78 , H01L29/06 , H01L29/36 , H01L21/336
Abstract: 本发明公开了一种抗辐照性能增强的超陡倒掺杂MOS器件，包括衬底、源区、漏区、栅氧化层、栅极和栅侧墙，在源漏之间、沟道区的两侧为浅掺杂注入区，沟道区和浅掺杂注入区的下方为重掺杂区，其特征在于，所述重掺杂区的掺杂浓度为3×1018cm-3～5×1018cm-3，重掺杂区的上界面距离沟道表面30～40纳米，下界面在源漏PN结上下20纳米的区域内。本发明通过优化超陡倒掺杂器件的参数，在器件的短沟道特性满足常规应用的情况下增强了器件的抗总剂量辐照性能，这对于提高应用于空间环境中的集成电路芯片的可靠性和寿命具有重要意义。
-
公开(公告)号：CN101763446B
公开(公告)日：2012-02-01
申请号：CN200910243155.7
申请日：2009-12-30
Applicant: 北京大学
IPC: G06F17/50 , H01L21/8238
Abstract: 本发明提供了一种CMOS器件的辐照位移损伤的估算方法，属于涉及CMOS器件的辐照位移损伤技术领域。该方法包括：根据入射粒子打到器件源漏端、沟道区和隔离区三个不同位置，建立一计算公式：Ids＝prob1×case1+prob2×case2+prob3×case3，其中，case是入射粒子打到器件不同位置处的位移损伤造成器件漏端电流变化，prob是入射粒子打到器件不同位置的概率，根据该计算公式，得到入射粒子位移损伤造成器件漏端电流的变化量Ids，从而估算出CMOS器件在辐射环境中的位移损伤。利用本发明能够准确地估算出器件和集成电路在辐射环境中的位移损伤效应。
-
公开(公告)号：CN101727525B
公开(公告)日：2012-02-01
申请号：CN200910243156.1
申请日：2009-12-30
Applicant: 北京大学
IPC: G06F17/50
Abstract: 本发明提供了一种分析CMOS器件辐照位移损伤的模型，属于CMOS器件的辐照位移损伤技术领域。该模型由六个子分析模块组成，包括：一漏、源端位移损伤分析模块、一沟道区位移损伤分析模块、一缺陷群分析模块、一复合增强迁移分析模块、一瞬态增强扩散分析模块和一隔离区位移损伤分析模块，利用蒙特卡罗的方法按照高斯分布随机生成入射粒子，所述模型根据入射粒子打入器件的位置，获取上述六个子分析模块中的一个或多个值，得到CMOS器件在辐照条件下的位移损伤效应。利用本发明能够准确地估算出器件和集成电路在辐射环境中的位移损伤效应。
-
公开(公告)号：CN102194869A
公开(公告)日：2011-09-21
申请号：CN201010128023.2
申请日：2010-03-16
Applicant: 北京大学
IPC: H01L29/78 , H01L29/06 , H01L29/36 , H01L21/336
Abstract: 本发明公开了一种抗辐照性能增强的超陡倒掺杂MOS器件，包括衬底、源区、漏区、栅氧化层、栅极和栅侧墙，在源漏之间、沟道区的两侧为浅掺杂注入区，沟道区和浅掺杂注入区的下方为重掺杂区，其特征在于，所述重掺杂区的掺杂浓度为3×1018cm-3～5×1018cm-3，重掺杂区的上界面距离沟道表面30～40纳米，下界面在源漏PN结上下20纳米的区域内。本发明通过优化超陡倒掺杂器件的参数，在器件的短沟道特性满足常规应用的情况下增强了器件的抗总剂量辐照性能，这对于提高应用于空间环境中的集成电路芯片的可靠性和寿命具有重要意义。
-
Patent Agency Ranking
公开(公告)号：CN102194868B
公开(公告)日：2013-08-07
申请号：CN201010128005.4
申请日：2010-03-16
Applicant: 北京大学
IPC: H01L29/78 , H01L29/06 , H01L29/36 , H01L21/336
Abstract: 本发明公开了一种抗辐照的Halo结构MOS器件及其制备方法，所述Halo结构MOS器件包括衬底、源区、漏区、栅氧化层、栅极和栅侧墙，源漏之间、沟道区的两侧为浅掺杂注入区，在浅掺杂注入区的近沟道端包围有重掺杂的Halo区，其特征在于，通过控制Halo注入的角度、剂量和能量，使所述Halo区的掺杂浓度为4×1018cm-3～1×1019cm-3，半径为30～50纳米。本发明通过优化Halo结构器件的参数，使器件在短沟道特性满足常规应用的情况下增强了抗总剂量辐照性能，有利于提高应用于空间环境中的集成电路芯片的可靠性和寿命。
-
公开(公告)号：CN101719497B
公开(公告)日：2012-01-18
申请号：CN200910238271.X
申请日：2009-11-24
Applicant: 北京大学
IPC: H01L27/088 , H01L27/092 , H01L23/552 , H01L21/762
Abstract: 本发明公开了一种抗NMOS器件总剂量辐照的集成电路，属于电子技术领域。本发明抗NMOS器件总剂量辐照的集成电路包括NMOS器件，也可包括PMOS器件，所述器件之间通过衬底上的沟槽隔离，沟槽中填充有沟槽填充材料，其特征在于，在和所述NMOS器件相邻的沟槽中，所述沟槽填充材料中嵌入一牺牲材料层，所述牺牲材料是掺杂了第三主族元素的硅。本发明可用于航天、军事、核电和高能物理等与总剂量辐照相关的行业。
-
公开(公告)号：CN101923596A
公开(公告)日：2010-12-22
申请号：CN201010275725.3
申请日：2010-09-08
Applicant: 北京大学
IPC: G06F17/50
Abstract: 本发明涉及一种集成电路辐照效应的估算方法，属于集成电路领域。该估算方法主要包括以下步骤：A.将受到辐照后的集成电路中的NMOS器件在源、漏之间形成的导电通路作为一个寄生晶体管；B.利用陷阱电荷数与辐照剂量的关系式：Qtrap∝δT2STID，其中Qtrap是STI中俘获的电荷，TSTI寄生晶体管有效的栅氧厚度，D是辐照剂量，δ为拟合系数，得到寄生晶体管的漏电流，从而估算出整个集成电路的辐照效应。本发明可通过电路仿真，预测辐照损伤对集成电路的影响，同时也可以预测电路的敏感节点，进而为电路的抗辐照加固技术给予指导，并且可以降低实验成本。
-
公开(公告)号：CN101763446A
公开(公告)日：2010-06-30
申请号：CN200910243155.7
申请日：2009-12-30
Applicant: 北京大学
IPC: G06F17/50 , H01L21/8238
Abstract: 本发明提供了一种CMOS器件的辐照位移损伤的估算方法，属于涉及CMOS器件的辐照位移损伤技术领域。该方法包括：根据入射粒子打到器件源漏端、沟道区和隔离区三个不同位置，建立一计算公式：Ids＝prob1×case1+prob2×case2+prob3×case3，其中，case是入射粒子打到器件不同位置处的位移损伤造成器件漏端电流变化，prob是入射粒子打到器件不同位置的概率，根据该计算公式，得到入射粒子位移损伤造成器件漏端电流的变化量Ids，从而估算出CMOS器件在辐射环境中的位移损伤。利用本发明能够准确地估算出器件和集成电路在辐射环境中的位移损伤效应。
-
公开(公告)号：CN101727525A
公开(公告)日：2010-06-09
申请号：CN200910243156.1
申请日：2009-12-30
Applicant: 北京大学
IPC: G06F17/50
Abstract: 本发明提供了一种分析CMOS器件辐照位移损伤的模型，属于CMOS器件的辐照位移损伤技术领域。该模型由六个子分析模块组成，包括：一漏、源端位移损伤分析模块、一沟道区位移损伤分析模块、一缺陷群分析模块、一复合增强迁移分析模块、一瞬态增强扩散分析模块和一隔离区位移损伤分析模块，利用蒙特卡罗的方法按照高斯分布随机生成入射粒子，所述模型根据入射粒子打入器件的位置，获取上述六个子分析模块中的一个或多个值，得到CMOS器件在辐照条件下的位移损伤效应。利用本发明能够准确地估算出器件和集成电路在辐射环境中的位移损伤效应。
-
-
-
-
-
-
-
-
-
Search Results
11
records
(took 0.017 seconds)
