-
公开(公告)号：CN102738244B
公开(公告)日：2015-07-29
申请号：CN201110087509.0
申请日：2011-04-08
Applicant: 北京大学
IPC: H01L29/792 , H01L21/336 , G11C16/04
CPC classification number: H01L29/792 , G11C16/0466 , H01L21/28282
Abstract: 本发明公开了一种SONOS快闪存储器及其制备方法和操作方法。该快闪存储器包括衬底、源漏和沟道，沟道之上依次为隧穿氧化层、氮化硅陷阱层、阻挡氧化层和多晶硅控制栅；其特征在于，所述衬底为轻掺杂硅；源漏的掺杂类型不同，分别为P+区和N+区。该器件与现有标准CMOS工艺有着较好的兼容性，在具有一般SONOS快闪存储器保持特性较好的优势的同时，可以有效地提高编程效率、降低功耗、抑制穿通效应，且小尺寸特性理想。
-
公开(公告)号：CN101976676A
公开(公告)日：2011-02-16
申请号：CN201010279505.8
申请日：2010-09-13
Applicant: 北京大学
CPC classification number: H01L27/249 , H01L27/0688 , H01L27/101 , H01L45/04 , H01L45/1226 , H01L45/146 , H01L45/1691
Abstract: 本发明提供一种三维结构阻变存储器阵列及其制造方法，属于超大规模集成电路制造技术中的非易失存储器技术领域。本发明三维结构阻变存储器阵列包括衬底和底电极/隔离介质堆栈结构，在底电极/隔离介质堆栈结构上刻蚀出深槽，在深槽侧壁上淀积阻变材料以及顶电极层，其中底电极和顶电极在深槽侧壁上呈十字交叉，交叉点之间有阻变材料，每个交叉点形成一个阻变存储器单元，所有的阻变存储器单元形成三维阻变存储器阵列，阵列中的三维阻变存储器由隔离介质层隔离。本发明可以提高阻变存储器的存储密度，并且简化工艺，降低工艺成本。
-
公开(公告)号：CN102456403B
公开(公告)日：2014-11-12
申请号：CN201010523322.6
申请日：2010-10-22
Applicant: 北京大学
IPC: G11C16/06
CPC classification number: H01L29/42352 , G11C16/0475 , H01L29/7887 , H01L29/7923
Abstract: 本发明公开了利用分裂槽栅快闪存储器实现四位存储的方法，所述分裂槽栅快闪存储器如专利号为200710105964.2中国专利中所述，在该快闪存储器的两个沟槽与沟道接触的一侧区域采用沟道热电子注入的方法实现对电子的编程；而在两个沟槽与源或漏接触的一侧区域采用FN注入的方法实现对电子的编程。从而通过编程模式的改变实现四位存储的功能，使得这种器件在性能得到提升的同时，存储密度也有较大的改善。
-
公开(公告)号：CN102270503B
公开(公告)日：2014-01-08
申请号：CN201110074350.9
申请日：2011-03-25
Applicant: 北京大学
Abstract: 本发明提供一种闪存存储器的阵列结构及其编程方法，属于超大规模集成电路制造技术中的非易失存储器技术领域。本发明的闪存存储器阵列，包括存储单元，连接存储单元的字线和位线，其中连接存储单元漏端的位线和连接存储单元控制栅的字线不是互相垂直，而是成角度交叉，每两条位线之间两个沿沟道方向相邻的存储单元的控制栅分别由两条字线控制，漏端分别由两条位线控制，源端共享。本发明还提供了该闪存存储器阵列结构的编程方法，可实现低功耗编程。
-
公开(公告)号：CN102456745B
公开(公告)日：2013-09-04
申请号：CN201010523321.1
申请日：2010-10-22
Applicant: 北京大学
IPC: H01L29/788 , H01L29/06 , H01L29/10 , H01L27/115 , G11C16/02 , H01L21/8247
CPC classification number: H01L27/11556 , H01L29/7391 , H01L29/7889 , H01L29/8616
Abstract: 本发明公开了一种快闪存储器及其制备方法和操作方法。该快闪存储器包括两个垂直沟道的存储单元，以轻掺杂N型(或P型)硅作为衬底，在硅平面的两端各有一个P+区(或N+区)，中间为两个垂直于硅平面的沟道区域，沟道之上为两个沟道共用的N+区(或P+区)，每个沟道的外侧由内向外依次为隧穿氧化层、多晶硅浮栅、阻挡氧化层和多晶硅控制栅，多晶硅浮栅和多晶硅控制栅由侧墙氧化层与P+区(或N+区)隔开。整个器件呈两位垂直沟道的TFET型快闪存储器，与现有的标准CMOS工艺有着较好的兼容性，较之基于MOS场效应晶体管的传统快闪存储器具有编程效率高、功耗低、可有效抑制穿通效应、密度高等多方面的优点。
-
Patent Agency Ranking
公开(公告)号：CN102194849B
公开(公告)日：2013-08-07
申请号：CN201010124705.6
申请日：2010-03-12
Applicant: 北京大学
IPC: H01L27/24
CPC classification number: G11C11/5621
Abstract: 本发明公开了一种多位快闪存储器，包括衬底、源端和漏端，以及依次层叠在沟道之上的遂穿氧化层、多晶硅浮栅(对应于浮栅型闪存)或氮化硅陷阱层(对应于分离陷阱型闪存)、阻挡氧化层、金属下电极、阻变材料层和金属上电极。其中金属下电极在读取时，通过外面串联的电阻接地，使得阻变材料层起到明显的分压效果。本发明以现有的快闪存储单元为基本架构，融入了阻变材料存储单元，与当前的主流闪存制备工艺兼相兼容，并在很大程度上提高了单位面积上的存储密度。
-
公开(公告)号：CN102270503A
公开(公告)日：2011-12-07
申请号：CN201110074350.9
申请日：2011-03-25
Applicant: 北京大学
Abstract: 本发明提供一种闪存存储器的阵列结构及其编程方法，属于超大规模集成电路制造技术中的非易失存储器技术领域。本发明的闪存存储器阵列，包括存储单元，连接存储单元的字线和位线，其中连接存储单元漏端的位线和连接存储单元控制栅的字线不是互相垂直，而是成角度交叉，每两条位线之间两个沿沟道方向相邻的存储单元的控制栅分别由两条字线控制，漏端分别由两条位线控制，源端共享。本发明还提供了该闪存存储器阵列结构的编程方法，可实现低功耗编程。
-
公开(公告)号：CN102064146A
公开(公告)日：2011-05-18
申请号：CN201010571866.X
申请日：2010-12-03
Applicant: 北京大学
CPC classification number: H01L23/38 , H01L23/3738 , H01L2924/0002 , H01L2924/00
Abstract: 本发明提供一种芯片的散热结构，属于微电子学领域。该散热结构包括在芯片的上表面通过氧化隔离形成的P型和N型超晶格层，P型超晶格和N型超晶格之间通过二氧化硅隔离，P型超晶格通过接触孔与芯片接低电位的金属层电学相连，同时P型超晶格上方形成金属层连接外接电源；N型超晶格通过接触孔与芯片接高电位电源的金属层电学相连，同时N型超晶格上方形成金属层连接外接电源，P型超晶格连接的外接电源电位要低于N型超晶格连接的外接电源。本发明利用超晶格具有低热导率和类似声子局域化行为的特点，能够对芯片散热的同时抑制周围环境热量向芯片的传递。
-
公开(公告)号：CN102142455B
公开(公告)日：2012-10-10
申请号：CN201010103868.6
申请日：2010-01-29
Applicant: 北京大学
Abstract: 本发明公开了一种可在BJT和MOSFET之间相互转变的器件，包括MOSFET结构中的衬底、栅介质层、栅极、源区和漏区，其中源区的掺杂浓度比漏区高，栅介质层是由阻变材料构成的阻变介质层，当该阻变介质层为高阻态时该器件为MOSFET，低阻态时则转变为BJT，MOSFET的栅极、源区和漏区对应地分别变为BJT的基极、发射极和集电极。该器件的制作工艺简单，和主流平面CMOS工艺兼容，生产成本低，根据需要在栅极(或基极)与衬底之间施加一定的电压就可以使阻变介质层的电阻发生转变，从而实现BJT和MOSFET的互变，在存储器电路和逻辑电路方面有着很好的应用潜力。
-
公开(公告)号：CN102456745A
公开(公告)日：2012-05-16
申请号：CN201010523321.1
申请日：2010-10-22
Applicant: 北京大学
IPC: H01L29/788 , H01L29/06 , H01L29/10 , H01L27/115 , G11C16/02 , H01L21/8247
CPC classification number: H01L27/11556 , H01L29/7391 , H01L29/7889 , H01L29/8616
Abstract: 本发明公开了一种快闪存储器及其制备方法和操作方法。该快闪存储器包括两个垂直沟道的存储单元，以轻掺杂N型(或P型)硅作为衬底，在硅平面的两端各有一个P+区(或N+区)，中间为两个垂直于硅平面的沟道区域，沟道之上为两个沟道共用的N+区(或P+区)，每个沟道的外侧由内向外依次为隧穿氧化层、多晶硅浮栅、阻挡氧化层和多晶硅控制栅，多晶硅浮栅和多晶硅控制栅由侧墙氧化层与P+区(或N+区)隔开。整个器件呈两位垂直沟道的TFET型快闪存储器，与现有的标准CMOS工艺有着较好的兼容性，较之基于MOS场效应晶体管的传统快闪存储器具有编程效率高、功耗低、可有效抑制穿通效应、密度高等多方面的优点。
-
-
-
-
-
-
-
-
-
Search Results
17
records
(took 0.014 seconds)
