-
公开(公告)号：CN114064486B
公开(公告)日：2023-07-18
申请号：CN202111368168.4
申请日：2021-11-18
Applicant: 北京京航计算通讯研究所
Abstract: 本发明公开了一种接口自动化测试方法，属于嵌入式软件测试技术领域，能够自动生成与接口协议字段相对应的预期结果，进而实现接口自动化测试方法。方法包括：确定与接口协议字段相对应的预编译文件；所述预编译文件是使用预编译语言编译的、且包括所述接口协议字段与测试测试用例的预期结果之间的映射关系；调用所述预编译文件，通过所述预编译文件输出所述预期结果，根据所述预期结果和测试所述测试用例的测试结果的比较结果，确定所述测试用例是否通过测试，并根据所述测试用例是否通过测试，确定接口测试是否通过。
-
公开(公告)号：CN114079562A
公开(公告)日：2022-02-22
申请号：CN202111368157.6
申请日：2021-11-18
Applicant: 北京京航计算通讯研究所
Abstract: 本发明涉及一种基于门限秘密共享的软件定义网络数据安全传输方法，属于网络空间安全技术领域，解决了现有物联网中网络数据传输安全性不足和可靠性差的问题。包括交换机接收到源主机发送的连接请求数据包后发送给控制器；控制器根据历史通信记录和网络拓扑识别是否需要重新选择转发路径；需要则计算得到多条新转发路径和路径权重；源主机接收到目的主机发送的连接请求回复后，运行k‑n门限加密算法对原始数据加密处理，得到n份密文数据，根据当前多条转发路径和路径权重选择k条转发路径发送n份密文数据；当目标主机接收到不重复密文数据的份数大于等于k时，对密文数据解密得到原始数据。实现了多路径的动态选择和实时权重更新，提高了安全性。
-
公开(公告)号：CN114064486A
公开(公告)日：2022-02-18
申请号：CN202111368168.4
申请日：2021-11-18
Applicant: 北京京航计算通讯研究所
Abstract: 本发明公开了一种接口自动化测试方法，属于嵌入式软件测试技术领域，能够自动生成与接口协议字段相对应的预期结果，进而实现接口自动化测试方法。方法包括：确定与接口协议字段相对应的预编译文件；所述预编译文件是使用预编译语言编译的、且包括所述接口协议字段与测试测试用例的预期结果之间的映射关系；调用所述预编译文件，通过所述预编译文件输出所述预期结果，根据所述预期结果和测试所述测试用例的测试结果的比较结果，确定所述测试用例是否通过测试，并根据所述测试用例是否通过测试，确定接口测试是否通过。
-
公开(公告)号：CN118860867A
公开(公告)日：2024-10-29
申请号：CN202410880445.7
申请日：2024-07-02
Applicant: 北京京航计算通讯研究所
Abstract: 本发明涉及一种测试资源自动规划的测试系统，属于嵌入式软件测试技术领域。包括：控制器，用于基于被测系统的需求描述和测试设备描述建立每个被测系统信号对应的测试设备资源规划目标函数及其约束条件进而求解得到测试设备资源的最优规划，将所述最优规划发送给仿真机；仿真机，用于按所述最优规划对测试设备进行配置，并与被测系统UUT相连；还用于将UUT信号的测试结果发送给控制器；测试设备，用于通过仿真机对UUT信号进行测试。该系统基于嵌入式软件系统需求描述和测试设备描述建立测试设备资源规划的多目标约束优化模型，通过求解该模型自动得到测试设备资源的最优规划，提高了规划最优测试设备资源的速度，从而提高了嵌入式软件的测试效率。
-
公开(公告)号：CN114079562B
公开(公告)日：2023-11-24
申请号：CN202111368157.6
申请日：2021-11-18
Applicant: 北京京航计算通讯研究所
Abstract: 本发明涉及一种基于门限秘密共享的软件定义网络数据安全传输方法，属于网络空间安全技术领域，解决了现有物联网中网络数据传输安全性不足和可靠性差的问题。包括交换机接收到源主机发送的连接请求数据包后发送给控制器；控制器根据历史通信记录和网络拓扑识别是否需要重新选择转发路径；需要则计算得到多条新转发路径和路径权重；源主机接收到目的主机发送的连接请求回复后，运行k‑n门限加密算法对原始数据加密处理，得到n份密文数据，根据当前多条转发路径和路径权重选择k条转发路径发送n份密文数据；当目标主机接收到不重复密文数据的份数大于等于k时，对密文数据解密得到原(56)对比文件Pu Zhao et al..Trusted Link-Separation Multipath Selection forSoftware-Defined Wireless Sensor Networksin Adversarial Environments.InternationalConference on Security and Privacy inDigital Economy.2020,全文.Syed Mohsan Raza et al..ReliabilityAware Multiple Path Installation inSoftware-Defined Networking.Electronics2021.2021,第22卷(第10期),全文.
-
Patent Agency Ranking
公开(公告)号：CN109471761B
公开(公告)日：2022-05-17
申请号：CN201811265820.8
申请日：2018-10-29
Applicant: 北京京航计算通讯研究所
IPC: G06F11/22 , G06F11/263
Abstract: 本发明属于软件测评技术领域，具体涉及一种应用FPGA的嵌入式实时操作系统时间性能测试系统。为准确测量嵌入式实时操作系统的时间性能指标，本发明提供了一种嵌入式操作系统时间性能测量系统，其通过FPGA触发激励信号及测量参数配置，目标机上时间性能测试程序运行，FPGA接收响应信号，FPGA计算时间间隔，时间间隔数据存储和数据据转发至上位机，上位机进行时间性能分析。本发明技术方案采用FPGA测量与目标机测试功能相结合的测试方案，将计时功能与外部激励由FPGA实现，减少测试程序中的系统调用，减小信号延迟时间，提高了嵌入式实时操作系统时间性能测试的灵活性。
-
公开(公告)号：CN109344078A
公开(公告)日：2019-02-15
申请号：CN201811265805.3
申请日：2018-10-29
Applicant: 北京京航计算通讯研究所
IPC: G06F11/36
Abstract: 本发明属于软件测评技术领域，具体涉及一种应用FPGA的嵌入式实时操作系统时间性能测试方法。为准确测量嵌入式实时操作系统的时间性能指标，本发明提供了一种嵌入式操作系统时间性能测量方法，包括步骤：FPGA触发激励信号及测量参数配置，目标机上时间性能测试程序运行，FPGA接收响应信号，FPGA计算时间间隔，时间间隔数据存储和数据据转发至上位机，上位机进行时间性能分析。本发明技术方案采用FPGA测量与目标机测试功能相结合的测试方法，将计时功能与外部激励由FPGA实现，减少测试程序中的系统调用，减小信号延迟时间，提高了嵌入式实时操作系统时间性能测试的灵活性。
-
公开(公告)号：CN118860868A
公开(公告)日：2024-10-29
申请号：CN202410880447.6
申请日：2024-07-02
Applicant: 北京京航计算通讯研究所
Abstract: 本发明涉及一种面向嵌入式软件的测试设备资源自动规划方法，属于嵌入式软件测试技术领域。该方法包括以下步骤：将被测系统信号与测试设备信号相映射得到匹配评价矩阵；基于匹配评价矩阵建立测试设备资源规划目标函数，基于测试设备资源规划目标函数及其约束条件建立多目标约束优化测试设备资源规划模型；基于所述多目标约束优化测试设备资源规划模型建立适应度值函数，通过粒子群算法求解得到测试设备资源的最优规划。该方法基于嵌入式软件系统需求描述和测试设备描述建立测试设备资源规划的多目标约束优化模型，通过求解该模型自动得到测试设备资源的最优规划，提高了规划最优测试设备资源的速度，从而提高了嵌入式软件的测试效率。
-
公开(公告)号：CN109344078B
公开(公告)日：2022-05-17
申请号：CN201811265805.3
申请日：2018-10-29
Applicant: 北京京航计算通讯研究所
IPC: G06F11/36
Abstract: 本发明属于软件测评技术领域，具体涉及一种应用FPGA的嵌入式实时操作系统时间性能测试方法。为准确测量嵌入式实时操作系统的时间性能指标，本发明提供了一种嵌入式操作系统时间性能测量方法，包括步骤：FPGA触发激励信号及测量参数配置，目标机上时间性能测试程序运行，FPGA接收响应信号，FPGA计算时间间隔，时间间隔数据存储和数据据转发至上位机，上位机进行时间性能分析。本发明技术方案采用FPGA测量与目标机测试功能相结合的测试方法，将计时功能与外部激励由FPGA实现，减少测试程序中的系统调用，减小信号延迟时间，提高了嵌入式实时操作系统时间性能测试的灵活性。
-
公开(公告)号：CN109471761A
公开(公告)日：2019-03-15
申请号：CN201811265820.8
申请日：2018-10-29
Applicant: 北京京航计算通讯研究所
IPC: G06F11/22 , G06F11/263
Abstract: 本发明属于软件测评技术领域，具体涉及一种应用FPGA的嵌入式实时操作系统时间性能测试系统。为准确测量嵌入式实时操作系统的时间性能指标，本发明提供了一种嵌入式操作系统时间性能测量系统，其通过FPGA触发激励信号及测量参数配置，目标机上时间性能测试程序运行，FPGA接收响应信号，FPGA计算时间间隔，时间间隔数据存储和数据据转发至上位机，上位机进行时间性能分析。本发明技术方案采用FPGA测量与目标机测试功能相结合的测试方案，将计时功能与外部激励由FPGA实现，减少测试程序中的系统调用，减小信号延迟时间，提高了嵌入式实时操作系统时间性能测试的灵活性。
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.031 seconds)
