-
公开(公告)号：CN109471761B
公开(公告)日：2022-05-17
申请号：CN201811265820.8
申请日：2018-10-29
Applicant: 北京京航计算通讯研究所
IPC: G06F11/22 , G06F11/263
Abstract: 本发明属于软件测评技术领域，具体涉及一种应用FPGA的嵌入式实时操作系统时间性能测试系统。为准确测量嵌入式实时操作系统的时间性能指标，本发明提供了一种嵌入式操作系统时间性能测量系统，其通过FPGA触发激励信号及测量参数配置，目标机上时间性能测试程序运行，FPGA接收响应信号，FPGA计算时间间隔，时间间隔数据存储和数据据转发至上位机，上位机进行时间性能分析。本发明技术方案采用FPGA测量与目标机测试功能相结合的测试方案，将计时功能与外部激励由FPGA实现，减少测试程序中的系统调用，减小信号延迟时间，提高了嵌入式实时操作系统时间性能测试的灵活性。
-
Patent Agency Ranking
公开(公告)号：CN109344078A
公开(公告)日：2019-02-15
申请号：CN201811265805.3
申请日：2018-10-29
Applicant: 北京京航计算通讯研究所
IPC: G06F11/36
Abstract: 本发明属于软件测评技术领域，具体涉及一种应用FPGA的嵌入式实时操作系统时间性能测试方法。为准确测量嵌入式实时操作系统的时间性能指标，本发明提供了一种嵌入式操作系统时间性能测量方法，包括步骤：FPGA触发激励信号及测量参数配置，目标机上时间性能测试程序运行，FPGA接收响应信号，FPGA计算时间间隔，时间间隔数据存储和数据据转发至上位机，上位机进行时间性能分析。本发明技术方案采用FPGA测量与目标机测试功能相结合的测试方法，将计时功能与外部激励由FPGA实现，减少测试程序中的系统调用，减小信号延迟时间，提高了嵌入式实时操作系统时间性能测试的灵活性。
-
公开(公告)号：CN118312625A
公开(公告)日：2024-07-09
申请号：CN202410414001.4
申请日：2024-04-08
Applicant: 北京京航计算通讯研究所
IPC: G06F16/36 , G06F21/57 , G06F16/951 , G06F18/24 , G06F16/958
Abstract: 本发明涉及一种漏洞知识图谱的构建方法，属于知识图谱技术领域。包括：对采集的漏洞数据解析建立漏洞基本信息表和漏洞详细信息表；基于漏洞详细信息表对漏洞进行有效性分类；基于漏洞基本信息表、漏洞详细信息表构建漏洞实体网络，基于漏洞实体网络、软件项目依赖文件构建软件依赖实体网络，基于所述漏洞实体网络、软件依赖实体网络及其关联关系构建漏洞知识图谱；定期对漏洞基本信息表、漏洞详细信息表、漏洞有效性分类结果、漏洞实体网络、软件依赖实体网络、漏洞知识图谱进行更新。该方法通过漏洞实体网络、软件依赖实体网络以及它们之间的关联关系构建漏洞知识图谱，提高了漏洞知识的丰富度和实用性，为全面检测软件安全风险提供了基础。
-
公开(公告)号：CN118332492A
公开(公告)日：2024-07-12
申请号：CN202410413999.6
申请日：2024-04-08
Applicant: 北京京航计算通讯研究所
Abstract: 本发明涉及一种基于多源融合的漏洞知识图谱构建方法，属于知识图谱技术领域。包括：采集多源漏洞数据，对多源漏洞数据解析和合并得到合并后的漏洞基本信息表；对合并后的漏洞基本信息表解析建立漏洞详细信息表；基于漏洞详细信息表对漏洞进行有效性分类；基于漏洞基本信息表、漏洞详细信息表构建漏洞实体网络，基于漏洞实体网络、软件项目依赖文件构建软件依赖实体网络，基于所述漏洞实体网络、软件依赖实体网络及其关联关系构建漏洞知识图谱。该方法通过融合多源平台的漏洞数据扩充漏洞知识，通过漏洞实体网络、软件依赖实体网络以及它们之间的关联关系构建漏洞知识图谱，提高了漏洞知识的丰富度和实用性，为全面检测软件安全风险提供了基础。
-
公开(公告)号：CN109344078B
公开(公告)日：2022-05-17
申请号：CN201811265805.3
申请日：2018-10-29
Applicant: 北京京航计算通讯研究所
IPC: G06F11/36
Abstract: 本发明属于软件测评技术领域，具体涉及一种应用FPGA的嵌入式实时操作系统时间性能测试方法。为准确测量嵌入式实时操作系统的时间性能指标，本发明提供了一种嵌入式操作系统时间性能测量方法，包括步骤：FPGA触发激励信号及测量参数配置，目标机上时间性能测试程序运行，FPGA接收响应信号，FPGA计算时间间隔，时间间隔数据存储和数据据转发至上位机，上位机进行时间性能分析。本发明技术方案采用FPGA测量与目标机测试功能相结合的测试方法，将计时功能与外部激励由FPGA实现，减少测试程序中的系统调用，减小信号延迟时间，提高了嵌入式实时操作系统时间性能测试的灵活性。
-
公开(公告)号：CN109471761A
公开(公告)日：2019-03-15
申请号：CN201811265820.8
申请日：2018-10-29
Applicant: 北京京航计算通讯研究所
IPC: G06F11/22 , G06F11/263
Abstract: 本发明属于软件测评技术领域，具体涉及一种应用FPGA的嵌入式实时操作系统时间性能测试系统。为准确测量嵌入式实时操作系统的时间性能指标，本发明提供了一种嵌入式操作系统时间性能测量系统，其通过FPGA触发激励信号及测量参数配置，目标机上时间性能测试程序运行，FPGA接收响应信号，FPGA计算时间间隔，时间间隔数据存储和数据据转发至上位机，上位机进行时间性能分析。本发明技术方案采用FPGA测量与目标机测试功能相结合的测试方案，将计时功能与外部激励由FPGA实现，减少测试程序中的系统调用，减小信号延迟时间，提高了嵌入式实时操作系统时间性能测试的灵活性。
-
-
-
-
-
Search Results
6
records
(took 0.036 seconds)
