公开(公告)号：CN112510077A

公开(公告)日：2021-03-16

申请号：CN202011059728.3

申请日：2020-09-30

申请人： 全球能源互联网研究院有限公司 ,  国网山东省电力公司电力科学研究院 ,  国家电网有限公司 ,  电子科技大学

发明人： 金锐 ,  高明超 ,  张金平

IPC分类号： H01L29/06 ,  H01L29/10 ,  H01L29/47 ,  H01L29/739 ,  H01L21/331

摘要： 本发明提供一种绝缘栅双极晶体管及其制备方法，绝缘栅双极晶体管包括N‑漂移区(4)、P型基区(5)、N‑buffer层(10)和N+发射区(6)；P型基区(5)位于N‑漂移区(4)上表面两侧，N+发射区(6)位于P型基区(5)的上表面，且距所述P型基区(5)外侧具有设定距离；N‑buffer层(10)位于N+发射区(6)下方的P型基区(5)内部，通过N‑buffer层(10)降低了绝缘栅双极晶体管的导通压降，且有效抑制绝缘栅双极晶体管发生闩锁现象；通过肖特基接触提高漂移区内的载流子浓度，进一步改善绝缘栅双极晶体管漂移区载流子的分布，从而增强了电导调制效应，降低了导通压降，通过N‑buffer层提高绝缘栅双极晶体管的坚固性，并改善了绝缘栅双极晶体管的大电流关断能力。

公开(公告)号：CN112002635A

公开(公告)日：2020-11-27

申请号：CN202010749798.5

申请日：2020-07-30

申请人： 全球能源互联网研究院有限公司 ,  国网山西省电力公司电力科学研究院 ,  国家电网有限公司

发明人： 吴军民 ,  王耀华 ,  高明超

IPC分类号： H01L21/28 ,  H01L21/308 ,  H01L29/423

摘要： 本发明提供一种沟槽型器件沟槽栅制备方法以及沟槽型器件沟槽栅，在衬底(10)上生长掩膜层，并刻蚀掩膜层形成开口(41)；采用湿法刻蚀工艺刻蚀开口(41)处的掩膜层，之后刻蚀衬底(10)形成沟槽(40)和沟槽(40)顶部的削切面；去除掩膜层，并在沟槽(40)侧壁、削切面以及衬底(10)的正面依次生长栅极氧化层(50)和栅极(60)，通过形成沟槽(40)和沟槽(40)顶部的削切面，避免沟槽顶部形成尖角，提高了削切面处的击穿电压，提高了沟槽型器件的击穿电压，大大降低了沟槽型器件被击穿而失效的概率，延长了沟槽型器件的寿命，节省成本。

公开(公告)号：CN110571270A

公开(公告)日：2019-12-13

申请号：CN201910870940.9

申请日：2019-09-16

申请人： 全球能源互联网研究院有限公司 ,  国网山西省电力公司 ,  国家电网有限公司

发明人： 李立 ,  金锐 ,  董少华 ,  王耀华 ,  高明超 ,  吴军民 ,  潘艳

IPC分类号： H01L29/739 ,  H01L21/331

摘要： 本发明公开一种沟槽栅型IGBT器件及其制备方法、装置，其中，沟槽栅型IGBT器件，包括沟槽栅结构，其第四功能区层位于第三功能区层与第一电极之间，在第三功能区层上设置有第二功能区层，在第二功能区层的内部成型第一功能区层、第三电极、第一电极层和第二电极层，在第二电极上成型介质层，介质层位于第二电极与第三电极之间，第三电极的一端面与介质层接触，第三电极的另一端面和侧壁区域被第一电极层包围，第二电极层与介质层平行且与沟槽栅结构的底部区域接触，第一功能区层分别与第二电极和介质层接触且设置在沟槽栅结构的两侧，以及在沟槽栅结构设置第二电极层可使得沟槽栅型IGBT器件的反向传输电容得到有效降低。

公开(公告)号：CN106783984B

公开(公告)日：2021-12-03

申请号：CN201611026227.9

申请日：2016-11-22

申请人： 全球能源互联网研究院 ,  国网上海市电力公司 ,  国家电网公司

发明人： 崔磊 ,  潘艳 ,  温家良 ,  金锐 ,  吴迪 ,  徐哲 ,  朱涛 ,  和峰 ,  高明超 ,  赵哿 ,  王耀华 ,  刘江

IPC分类号： H01L29/739 ,  H01L29/06 ,  H01L21/331

摘要： 本发明提供了一种双面终端结构、逆导型半导体器件及其制备方法，所述双面终端结构包括衬底、设置在衬底上表面的正面终端区和设置在衬底下表面的背面终端区，该背面终端区包括多个间断的第一导电离子掺杂区；所述逆导型半导体器件包括上述双面终端结构。与现有技术相比，本发明提供的一种双面终端结构、逆导型半导体器件及其制备方法，其终端结构可以在终端面积一定的情况下提高终端的整体耐压，提高终端结构的效率，其背面终端工艺与逆导型IGBT具有一定的兼容性。

公开(公告)号：CN113725292A

公开(公告)日：2021-11-30

申请号：CN202110792612.9

申请日：2021-07-14

申请人： 全球能源互联网研究院有限公司 ,  国网山东省电力公司电力科学研究院 ,  国家电网有限公司

发明人： 高明超 ,  刘江 ,  李立

IPC分类号： H01L29/739 ,  H01L29/06 ,  H01L29/36 ,  H01L21/331

摘要： 本发明提供一种具有低导通电压高抗闩锁能力的IGBT及其制备方法，在有源区沟槽栅之间设置分离的沟槽，沟槽可以在击穿特性，可靠性和关断损耗无明显变化的情况下允许载流子存储层有更高的掺杂，进一步降低导通电压，实现导通电压和关断损耗折中的提升；沟槽有助于将耗尽区和电势推入更深的衬底中，远离沟槽底端，降低沟槽底端电场强度，提高击穿特性，降低了与沟槽底部的高电场相关联的可靠性的影响，如热电载流子退化或者时间相关的介电击穿；在分离沟槽中间设置浅凹槽P+发射区，提高抗闩锁能力，提高器件安全工作区。

公开(公告)号：CN107578998B

公开(公告)日：2021-02-09

申请号：CN201710606477.8

申请日：2017-07-24

申请人： 全球能源互联网研究院有限公司

发明人： 王耀华 ,  温家良 ,  金锐 ,  赵哿 ,  刘江 ,  高明超 ,  崔磊 ,  李立 ,  朱涛

IPC分类号： H01L21/331 ,  H01L29/06 ,  H01L29/739

摘要： 本发明提供了一种IGBT芯片制造方法及IGBT芯片，其中，IGBT芯片制造方法包括：在N型掺杂硅片衬底的表面淀积多晶硅层；在所述多晶硅层的图形中通过多次离子注入和高温推结的方式形成P阱层。本发明通过多次离子注入和高温推结的方式形成P阱层，这样在N区下方的P阱拥有更高的浓度，更加有利于改善抗闩锁能力，从而解决了现有技术中IGBT芯片在过电流关断过程中，容易发生动态闩锁现象的问题，提高了IGBT在过电流关断过程中的抗闩锁能力，同时背面采用局部掺杂或者氧化层隔离的方式，降低有源区边缘的电流集中，提高IGBT的过流关断能力。

公开(公告)号：CN112103330A

公开(公告)日：2020-12-18

申请号：CN201910521437.2

申请日：2019-06-17

申请人： 全球能源互联网研究院有限公司 ,  国网湖北省电力有限公司 ,  国家电网有限公司

发明人： 赵哿 ,  金锐 ,  朱涛 ,  和峰 ,  刘江 ,  李立 ,  高明超 ,  崔磊 ,  王耀华 ,  潘艳

IPC分类号： H01L29/06 ,  H01L29/739 ,  H01L29/861

摘要： 本发明提出了一种功率器件背面多峰值缓冲层结构、IGBT芯片和FRD芯片，功率器件背面多峰值缓冲层结构包括：N型半导体衬底材料(100)、功率器件背面的表面界限(101)和设置于N型半导体衬底材料(100)和表面界限(101)之间的缓冲层；缓冲层包括：至少由两次离子注入形成的N型掺杂区域，本发明提供的背面多峰值缓冲层结构、IGBT芯片和FRD芯片，减少了功率器件的加工工艺整体热过程，大大提高了器件可靠性。

公开(公告)号：CN110660668A

公开(公告)日：2020-01-07

申请号：CN201910828209.X

申请日：2019-09-03

申请人： 全球能源互联网研究院有限公司

发明人： 高明超 ,  金锐 ,  王耀华 ,  刘江 ,  温家良 ,  潘艳 ,  吴军民 ,  冷国庆 ,  赵哿

IPC分类号： H01L21/331 ,  H01L29/08 ,  H01L29/739

摘要： 本发明公开了一种绝缘栅双极晶体管及其制备方法，该制备方法包括：在衬底的背面形成第一导电类型半导体层，在衬底的正面形成MOS结构；在第一导电类型半导体层上形成间隔设置的沟槽；在沟槽中形成第一部分第二导电类型集电区；在第一导电类型半导体层和沟槽中形成第二部分第二导电类型集电区，第一部分第二导电类型集电区和第二部分第二导电类型集电区构成第二导电类型集电区。通过实施本发明，在IGBT的集电区增加沟槽式设计，该沟槽结构可以使得该IGBT在工作时保持有源区具有足够的载流子浓度，降低终端区载流子浓度，从而优化集电区注入效率，提高器件的反偏安全工作区。该沟槽结构更有利于金属的粘附，可以优化背面集电极表面金属结构。

公开(公告)号：CN109004024A

公开(公告)日：2018-12-14

申请号：CN201810706963.1

申请日：2018-07-02

申请人： 全球能源互联网研究院有限公司 ,  国家电网有限公司 ,  国网河北省电力有限公司

发明人： 刘江 ,  金锐 ,  崔磊 ,  王耀华 ,  高明超 ,  赵哿 ,  吴鹏飞 ,  张璧君 ,  温家良 ,  潘艳

IPC分类号： H01L29/739 ,  H01L21/331 ,  H01L29/06

摘要： 本发明提供一种半导体器件及其制作方法，该半导体制作方法包括：提供第一衬底；在所述第一衬底的表面形成第一阱区；在所述第一阱区中形成第二阱区；提供第二衬底，所述第二衬底导电类型与所述第一衬底导电类型相同；在所述第二衬底的表面形成第三阱区；将所述第一衬底未形成阱的表面和所述第二衬底未形成阱的表面进行键合。该方法采取背面直接键合的方式，形成高压逆阻IGBT，所形成的器件能够实现高压反向耐压，且制作工艺与传统IGBT制造工艺兼容，工艺简单，可实施性强，克服了现有技术中高压逆阻IGBT制作困难、成本高昂等问题。

公开(公告)号：CN108615677A

公开(公告)日：2018-10-02

申请号：CN201611125727.8

申请日：2016-12-09

申请人： 全球能源互联网研究院 ,  国家电网公司

发明人： 刘江 ,  温家良 ,  金锐 ,  王耀华 ,  高明超 ,  赵哿 ,  李立 ,  冷国庆 ,  崔磊 ,  朱涛 ,  甘朝阳

IPC分类号： H01L21/28 ,  H01L29/739

摘要： 本发明提供了一种金属电极制备方法及平面栅型压接式IGBT，所述制备方法包括在衬底上预设的多个压力接触区对应的第一金属层上淀积第二金属层，形成金属电极；所述平面栅型压接式IGBT采用上述方法制备。与现有技术相比，本发明提供的一种金属电极制备方法及平面栅型压接式IGBT，在压力接触区上淀积两层金属，可以消除衬底中沟道区承受的压力，进而消除压力对功率器件的影响。