公开(公告)号：CN109661715B

公开(公告)日：2023-07-28

申请号：CN201780054077.9

申请日：2017-07-06

Applicant: 信越半导体株式会社

Inventor： 大西理 ,  桝村寿

IPC: H01L21/205 ,  C23C16/455

Abstract: 气相生长装置1包括反应炉2、导入通路8、多条流路15a、分支路14a、及分割通路16b。反应炉2通过原料气体使外延层气相生长于基板W。导入通路8包括：入口8a，其通往反应炉2内；出口8b，其位于入口8a的上方且较入口8a靠反应炉2侧并且到达反应炉2内；及阶部8c，其位于导入通路8内。多条流路15a为32条以上，且自入口8a延伸至入口8a的外侧。分支路14a使多条流路15a自入口8a侧朝向原料气体的上游侧呈竞赛状合流。分割通路16b为将导入通路8与多条流路15a对应地分割而成的通路，且分别与多条流路15a连接并相通。由此，提供一种气相生长装置，其能够使生长于基板上的外延层的膜厚的均匀性良好。

公开(公告)号：CN109661716A

公开(公告)日：2019-04-19

申请号：CN201780054111.2

申请日：2017-07-06

Applicant: 信越半导体株式会社

Inventor： 大西理

IPC: H01L21/205 ,  C23C16/455

Abstract: 本发明的气相生长装置1，包括：反应炉2、多条流路16a、盖14、及附接件15。反应炉2包括供导入气相生长气体的入口8a，通过气相生长气体而于基板W上生长外延层。多条流路16a自入口8a延伸至入口8a的外侧，将气相生长气体引导至反应炉2。盖14包括朝向多条流路16a引导原料气体的导入路14a。附接件15包括可连接于导入路14a的分支路15a，并安装于盖14。分支路15a在附接件15被安装于盖14的状态下连接于导入路14a，且自导入路14a侧朝向原料气体的下游侧呈竞赛状与多条流路16a对应地分支并连接于多条流路16a。由此，提供一种气相生长装置，其能够以优秀的成本效益使生长于基板上的外延层的膜厚的均匀性良好。

公开(公告)号：CN109216222B

公开(公告)日：2023-10-10

申请号：CN201810663483.1

申请日：2018-06-25

Applicant: 信越半导体株式会社

Inventor： 大西理 ,  荒井刚

IPC: H01L21/66

Abstract: 提供一种方法，其能够评价由相对晶片外表面的外延反应或蚀刻反应而产生的晶片内表面的凹凸部是因沉积反应和蚀刻反应中的哪者而产生的。准备SOI晶片（S1），测定SOI晶片的SOI层的厚度（S2）。按照SOI层朝向基座侧的方式，将SOI晶片上下翻转并放置于基座上，进行外延反应或蚀刻反应（S3，S4）。将反应后的SOI晶片上下翻转成SOI层朝向上方的状态，测定SOI层的厚度（S5，S6）。通过求出反应前后的SOI层的厚度的差，来获得晶片内表面的沉积反应与蚀刻反应的面内分布（S7）。另外，根据已获得的面内分布，求出用于使该面内分布均匀化的外延生产的工艺条件，根据该工艺条件，在制品衬底上进行外延生长。

公开(公告)号：CN111095487B

公开(公告)日：2023-08-15

申请号：CN201880060125.X

申请日：2018-07-09

Applicant: 信越半导体株式会社

Inventor： 岩本亮辅 ,  大西理

IPC: H01L21/205 ,  C23C16/02 ,  C23C16/24 ,  H01L21/20

Abstract: 本发明提供一种外延晶片的制造方法，准备背面经研磨的硅半导体基板，将所准备的基板洗净后，将多片基板作为1批次放入到基板保管部2。使基板保管部2的气氛中的NO2和NO3的合计浓度为140 ng/m3以下的方式进行管理。将保管于基板保管部2中的基板逐片搬送到反应炉5而使硅外延层气相生长。因此，能够抑制依存于自基板洗净后经过时间的背面晕圈的产生，制造高品质的外延晶片。

公开(公告)号：CN112640072A

公开(公告)日：2021-04-09

申请号：CN201980057835.1

申请日：2019-08-01

Applicant: 信越半导体株式会社

Inventor： 大西理

IPC: H01L21/66 ,  H01L21/304

Abstract: 准备晶片（S1），对所准备的晶片，从晶片的中心开始将圆周360度分割为既定个数的角度，并测量每个角度半径方向的各个位置的厚度形状（S2、S3）。将由测量机所得的每个角度的厚度形状以6次以上的多项式进行近似，进行晶片厚度相对于半径方向的位置的函数化（S4）。将由测量机输出的厚度形状与由上述函数输出的厚度形状进行比较，确认在晶片全体为既定的误差以内（S5）。在此确认后，将每个上述角度的函数的信息作为表示晶片形状的数据添加至晶片提供给使用者（S6）。借此，提供一种能够降低晶片的形状数据的容量，且能够取得高精度的形状数据，且适用于取得晶片全体的形状的方法。

公开(公告)号：CN112640072B

公开(公告)日：2024-03-22

申请号：CN201980057835.1

申请日：2019-08-01

Applicant: 信越半导体株式会社

Inventor： 大西理

IPC: H01L21/66 ,  H01L21/304

Abstract: 准备晶片（S1），对所准备的晶片，从晶片的中心开始将圆周360度分割为既定个数的角度，并测量每个角度半径方向的各个位置的厚度形状（S2、S3）。将由测量机所得的每个角度的厚度形状以6次以上的多项式进行近似，进行晶片厚度相对于半径方向的位置的函数化（S4）。将由测量机输出的厚度形状与由上述函数输出的厚度形状进行比较，确认在晶片全体为既定的误差以内（S5）。在此确认后，将每个上述角度的函数的信息作为表示晶片形状的数据添加至晶片提供给使用者（S6）。借此，提供一种能够降低晶片的形状数据的容量，且能够取得高精度的形状数据，且适用于取得晶片全体的形状的方法。

公开(公告)号：CN114467007A

公开(公告)日：2022-05-10

申请号：CN202080069761.6

申请日：2020-09-04

Applicant: 信越半导体株式会社

Inventor： 大西理

IPC: G01B11/16 ,  G01B11/24 ,  G01B21/30

Abstract: 本发明提供一种晶圆形状的测量方法，通过平坦度测量机一边保持具有第一主面和第二主面的晶圆的外周一边测量该晶圆的形状，平坦度测量机具有分别位于投入至机内的晶圆的两面侧的第一光学系统与第二光学系统，包括以下工序：第一工序，仅使用第一光学系统和第二光学系统中的任意一个光学系统，分别测量晶圆的第一主面的表面位移量和第二主面的表面位移量；第二工序，使用通过该一个光学系统测量出的第一主面的表面位移量及第二主面的表面位移量，计算因晶圆的外周保持而产生的外周保持变形量；以及第三工序，从平坦度测量机所输出的Warp值减去外周保持变形量，从而计算晶圆原本的Warp值。由此，提供一种晶圆形状的测量方法，该方法能够使用平坦度测量机测量晶圆原本的Warp值，并能够获得抑制了机械误差的Warp值。

公开(公告)号：CN109216222A

公开(公告)日：2019-01-15

申请号：CN201810663483.1

申请日：2018-06-25

Applicant: 信越半导体株式会社

Inventor： 大西理 ,  荒井刚

IPC: H01L21/66

Abstract: 提供一种方法，其能够评价由相对晶片外表面的外延反应或蚀刻反应而产生的晶片内表面的凹凸部是因沉积反应和蚀刻反应中的哪者而产生的。准备SOI晶片（S1），测定SOI晶片的SOI层的厚度（S2）。按照SOI层朝向基座侧的方式，将SOI晶片上下翻转并放置于基座上，进行外延反应或蚀刻反应（S3，S4）。将反应后的SOI晶片上下翻转成SOI层朝向上方的状态，测定SOI层的厚度（S5，S6）。通过求出反应前后的SOI层的厚度的差，来获得晶片内表面的沉积反应与蚀刻反应的面内分布（S7）。另外，根据已获得的面内分布，求出用于使该面内分布均匀化的外延生产的工艺条件，根据该工艺条件，在制品衬底上进行外延生长。

公开(公告)号：CN117529654A

公开(公告)日：2024-02-06

申请号：CN202280044051.7

申请日：2022-06-16

Applicant: 信越半导体株式会社

Inventor： 大西理

IPC: G01N21/956

Abstract: 本发明是一种碎屑判定方法，根据通过外观检查装置得到的图像判定在晶圆背面的HLM周边产生的碎屑，该方法将图像的亮度数据置换为矩阵数据，提取HLM的印字区域，求出亮度的最小平方面，从印字区域减去最小平方面而求出标准化矩阵数据，将0代入该小于0的矩阵值而求出凸侧矩阵数据，将标准化矩阵数据的符号翻转，并将0代入表示点与噪声的矩阵值而求出凹侧矩阵数据，根据凸侧·凹侧矩阵数据求出合成矩阵数据，对合成矩阵数据进行处理而求出低通矩阵数据，使用规定的阈值从低通矩阵数据判定碎屑，求出碎屑的面积比例，并判定印字区域中有无碎屑。由此，提供一种碎屑判定方法，其能够可靠地检测出无法通过形状测量机检测出的碎屑，而判定碎屑的有无。

公开(公告)号：CN109661715A

公开(公告)日：2019-04-19

申请号：CN201780054077.9

申请日：2017-07-06

Applicant: 信越半导体株式会社

Inventor： 大西理 ,  桝村寿

IPC: H01L21/205 ,  C23C16/455

Abstract: 气相生长装置1包括反应炉2、导入通路8、多条流路15a、分支路14a、及分割通路16b。反应炉2通过原料气体使外延层气相生长于基板W。导入通路8包括：入口8a，其通往反应炉2内；出口8b，其位于入口8a的上方且较入口8a靠反应炉2侧并且到达反应炉2内；及阶部8c，其位于导入通路8内。多条流路15a为32条以上，且自入口8a延伸至入口8a的外侧。分支路14a使多条流路15a自入口8a侧朝向原料气体的上游侧呈竞赛状合流。分割通路16b为将导入通路8与多条流路15a对应地分割而成的通路，且分别与多条流路15a连接并相通。由此，提供一种气相生长装置，其能够使生长于基板上的外延层的膜厚的均匀性良好。