公开(公告)号：CN1021862C

公开(公告)日：1993-08-18

申请号：CN91103573.7

申请日：1991-05-31

Applicant: 佳能株式会社

Inventor： 石敬治 ,  片冈有三 ,  一濑敏彦 ,  高桥秀和 ,  大图逸男

IPC: H01L21/76 ,  H01L23/522 ,  H01L27/04

CPC classification number: H01L2924/0002 ,  H01L2924/00

Abstract: 一种元件隔离及金属布线优于现有技术的半导体器件，其元件隔离结构包括形成在掺杂衬底上的元件区域、元件隔离区，以及形成在半导体基体表面上及其背面的金属布线。所述元件隔离区内形成有与金属布线相连、沿纵向延伸的金属淀积层，所述半导体基体借助于与基体导电类型相反的一层区域与所述金属布线层相绝缘。本发明的半导体器件能降低元件隔离区的阻抗、防止自锁和干扰，即使减小布线平面面积也能保证允许电流量，且能高精度地形成布线结构。

公开(公告)号：CN1134629A

公开(公告)日：1996-10-30

申请号：CN96101104.1

申请日：1996-01-30

Applicant: 佳能株式会社

Inventor： 坂下幸彦 ,  大图逸男 ,  大内朗弘

IPC: H03K19/003

CPC classification number: H03M1/42 ,  G06J1/00 ,  H03M1/804

Abstract: 一种运算处理装置或者电路用于通过一个或多个连接到各比较器的输入部分电容执行电荷再分配，通过抑制输入到比较器的信号的增益的偏差和误差，提高了运算准确性。其中，运算处理装置具有多个比较器，每个具有一个或以上的连接到其输入部分的电容，连接到每个比较器的输入部分的电容量的和在多个比较器当中被大体相互均等，或者连接到每个比较器的输入部分的电容量的和与比较器的输入电容量的比值在比较器当中被大体相互均等。

公开(公告)号：CN1101991C

公开(公告)日：2003-02-19

申请号：CN96101104.1

申请日：1996-01-30

Applicant: 佳能株式会社

Inventor： 坂下幸彦 ,  大图逸男 ,  大内朗弘

IPC: H03K19/003

CPC classification number: H03M1/42 ,  G06J1/00 ,  H03M1/804

Abstract: 一种运算处理装置或者电路用于通过一个或多个连接到各比较器的输入部分电容执行电荷再分配，通过抑制输入到比较器的信号的增益的偏差和误差，提高了运算准确性。其中，运算处理装置具有多个比较器，每个具有一个或以上的连接到其输入部分的电容，连接到每个比较器的输入部分的电容量的和在多个比较器当中被大体相互均等，或者连接到每个比较器的输入部分的电容量的和与比较器的输入电容量的比值在比较器当中被大体相互均等。

公开(公告)号：CN1056953A

公开(公告)日：1991-12-11

申请号：CN91103573.7

申请日：1991-05-31

Applicant: 佳能株式会社

Inventor： 石冢敬治 ,  片冈有三 ,  一濑敏彦 ,  高桥秀和 ,  大图逸男

IPC: H01L23/52 ,  H01L21/74 ,  H01L21/76 ,  H01L27/00

CPC classification number: H01L2924/0002 ,  H01L2924/00

Abstract: 一种元件隔离及金属布线优于现有技术的半导体器件，其元件隔离结构包括形成在掺杂衬底上的元件区域、元件隔离区，以及形成在半导体基体表面上及其背面的金属布线。所述元件隔离区内形成有与金属布线相连、沿纵向延伸的金属淀积层，所述半导体基体借助于与基体导电类型相反的一层区域与所述金属布线层相绝缘。本发明的半导体器件能降低元件隔离区的阻抗、防止自锁和干扰，即使减小布线平面面积也能保证允许电流量，且能高精度地形成布线结构。

公开(公告)号：CN1074167C

公开(公告)日：2001-10-31

申请号：CN96101335.4

申请日：1996-01-31

Applicant: 佳能株式会社

Inventor： 大内朗弘 ,  大图逸男 ,  坂下辛彦

IPC: H01L27/088 ,  H01L27/092 ,  H01L21/8238

CPC classification number: H01L27/092 ,  H01L27/1203

Abstract: 在一个包括具有放大电路的信号输入部分的半导体装置中(该放大电路含有一个、两个或两个以上的绝缘栅晶体管(MIS Tr))，信号输入部分的一个MIS Tr或者两个或两个以上的MIS Tr中的至少一个(M1)是具有一种传导性沟道型的MIS Tr。具有一种传导性沟道型的MIS Tr(M1)形成于一个半导体区域中，该区域和形成于非信号输入部分的电路部分的其他的MIS Tr(M3)之间电气绝缘，使得信号放大电路的输入阈值电平与输入信号的DC电平相一致，以此来防止误动作。

公开(公告)号：CN1135681A

公开(公告)日：1996-11-13

申请号：CN96101335.4

申请日：1996-01-31

Applicant: 佳能株式会社

Inventor： 大内朗弘 ,  大图逸男 ,  坂下辛彦

IPC: H03F1/52

CPC classification number: H01L27/092 ,  H01L27/1203

Abstract: 在一个包括具有放大电路的信号输入部分的半导体装置中(该放大电路含有一个、两个或两个以上的绝缘栅晶体管(MIS，Tr))，信号输入部分的一个MIS Tr或者两个或两个以上的MIS Tr中的至少一个(M1)是具有一种传导性沟道型的MIS Tr。具有一种传导性沟道型的MIS Tr(M1)形成于一个半导体区域中，该区域和形成于非信号输入部分的电路部分的其他的MIS Tr(M3)之间电气绝缘，使得信号放大电路的输入阈值电平与输入信号的DC电平相一致，以此来防止误动作。

公开(公告)号：CN1132371A

公开(公告)日：1996-10-02

申请号：CN95120308.8

申请日：1995-10-27

Applicant: 佳能株式会社

Inventor： 小川胜久 ,  宫脇守 ,  大图逸男 ,  坂下幸彦 ,  光地哲伸 ,  大内朗弘

IPC: G06F7/48

CPC classification number: H03K5/249 ,  G06F7/02 ,  G06F7/607 ,  G06F17/15 ,  G06F2207/025 ,  G06J1/00 ,  G06T7/223 ,  G06T2207/10016 ,  H03K5/2481 ,  H03K19/23 ,  H03M1/42 ,  H03M1/804

Abstract: 利用半导体器件，降低电路尺寸，增加运算速度，和降低功耗。在该器件中，电容器(202)通过开关(203)连接到多个输入端(IN-1至IN-n)，每个电容器的一端(b)被共同连接，和该公共连接端被连接到一读出放大器(205)，在悬浮点处包括一复位装置(207)，该悬浮点是电容器的公共连接端和读出放大器的输入之间的接点。另外，降低了制造成本，增加了产量。