公开(公告)号：CN105196161A

公开(公告)日：2015-12-30

申请号：CN201410265015.0

申请日：2014-06-13

申请人： 中芯国际集成电路制造(上海)有限公司

发明人： 蒋莉 ,  邵群 ,  黎铭琦

IPC分类号： B24B37/04

摘要： 本发明提供一种研磨方法，包括在待研磨晶圆上形成材料层；对待研磨晶圆依次进行表面处理，对多个待研磨晶圆执行各自对应的化学机械研磨步骤，在多个待研磨晶圆各自对应的化学机械研磨步骤均完成后，统一将多个待研磨晶圆切换至各自对应的下一步骤；使最后一化学机械研磨步骤的时间不小于其他化学机械研磨步骤的时间；对经过表面处理的若干晶圆依次进行冲洗。本发明的有益效果在于，防止一个批次的晶圆中的最后一片晶圆因最后一化学机械研磨步骤过快，而相对过早的离开研磨设备并进入冲洗步骤的情况，从而尽量避免了的最后一片晶圆因过早进入冲洗步骤而被迫在冲洗步骤中停留更长时间，而带来的受到更大程度的腐蚀的问题。

公开(公告)号：CN104576356A

公开(公告)日：2015-04-29

申请号：CN201310502944.4

申请日：2013-10-22

申请人： 中芯国际集成电路制造(上海)有限公司

发明人： 蒋莉 ,  黎铭琦

IPC分类号： H01L21/321 ,  H01L21/28

CPC分类号： H01L21/28079

摘要： 本发明公开了本发明提出了一种化学机械研磨的方法，包括：步骤a，提供半导体衬底，所述半导体衬底上形成有金属栅极；步骤b，将所述半导体衬底置于第一研磨垫上进行研磨，所述第一研磨垫为硬研磨垫，经所述第一研磨垫研磨之后剩余的金属栅极的厚度范围为500埃至1000埃；步骤c，将所述半导体衬底置于第二研磨垫上进行研磨，所述第二研磨垫为软研磨垫，所述第二研磨垫和所述半导体衬底之间的压强范围为0.5PSI至0.8PSI，所述第二研磨垫的旋转速度为110rpm至150rmp，以减少微小的划痕。根据本发明的CMP方法可以获得划痕较少的金属栅极结构以进一步提高了半导体器件的性能和产量。

公开(公告)号：CN102800592B

公开(公告)日：2015-01-21

申请号：CN201110136678.9

申请日：2011-05-25

申请人： 中芯国际集成电路制造(上海)有限公司

发明人： 蒋莉 ,  黎铭琦

IPC分类号： H01L21/336 ,  H01L21/28 ,  H01L29/78 ,  H01L29/49

摘要： 一种晶体管形成方法，包括：提供半导体衬底，所述半导体衬底表面形成有第一介质层，所述第一介质层中形成有第一开口，所述第一开口中填充有金属层，所述金属层填满所述第一开口并覆盖所述第一介质层；对所述金属层进行平坦化处理，直至暴露所述第一介质层，形成金属栅；在所述第一介质层表面和金属栅表面依次形成刻蚀停止层和位于刻蚀停止层表面的第二介质层；还包括：形成贯穿所述第二介质层和刻蚀停止层的第二开口，所述第二开口暴露所述金属栅；在所暴露的金属栅表面形成补偿金属层；在所述补偿金属层表面形成填充满所述第二开口的导电插塞。本发明还提供通过上述方法所形成的晶体管，通过本发明可以提高晶体管的性能。

公开(公告)号：CN102744668A

公开(公告)日：2012-10-24

申请号：CN201110100318.3

申请日：2011-04-20

申请人： 中芯国际集成电路制造(上海)有限公司

发明人： 黎铭琦 ,  蒋莉 ,  张明华

IPC分类号： B24B29/00

摘要： 一种抛光方法和浮栅的形成方法，所述浮栅的形成方法包括：提供半导体衬底，在所述衬底上的有源区形成牺牲氧化层和覆盖所述牺牲氧化层的氮化硅层，在所述衬底上的无源区形成浅槽隔离结构，形成填满所述浅槽隔离结构并覆盖所述氮化硅层的氧化层；对所述氧化层抛光直至暴露出所述氮化硅层；去除所述氮化硅层和牺牲氧化层后形成开口；在所述开口中先后形成栅介质层以及覆盖其上的多晶硅层；在固结磨料抛光垫上抛光所述多晶硅层且停止于所述氧化层形成浮栅，抛光液中具有阳离子表面活性剂或两性离子表面活性剂，所述抛光液的PH值为2.2～6.0。所述抛光方法能实现固结磨料抛光法抛光多晶硅层且停止于氧化层，取得较好的抛光效果。

公开(公告)号：CN101728481B

公开(公告)日：2012-05-16

申请号：CN200810201787.2

申请日：2008-10-24

申请人： 中芯国际集成电路制造(上海)有限公司

发明人： 蒋莉 ,  黎铭琦 ,  邵颖

IPC分类号： H01L45/00 ,  H01L27/24 ,  G11C16/02 ,  G11C11/56

摘要： 本发明涉及相变半导体器件的制造方法及相变半导体器件。其中，相变半导体器件的制造方法，包括步骤：提供基底，所述基底上开有沟槽，所述沟槽底部设有第一电极层；在沟槽内形成导电的且与第一电极层导通的第一粘合层；在沟槽内填充固态相变材料；在基底上形成具有通孔的电介质层，所述通孔暴露所述沟槽内填充的固态相变材料；在所述电介质层的通孔内填充所述固态相变材料。与现有技术相比，本发明在相变半导体器件的第一电极层和固态相变材料之间设置可导电的第一粘合层，用该第一粘合层来连接第一电极和固态相变材料，既可以让固态相变材料与第一电极层紧密粘合，不发生固态相变材料脱落的情况，又可以使该相变半导体器件保持较低的工作电压。

公开(公告)号：CN101439492B

公开(公告)日：2011-10-05

申请号：CN200710170744.8

申请日：2007-11-21

申请人： 中芯国际集成电路制造(上海)有限公司

发明人： 黎铭琦 ,  蒋莉 ,  邵颖 ,  邹陆军

IPC分类号： B24B29/00 ,  B24B37/04 ,  H01L21/304 ,  H01L21/316 ,  H01L21/3105 ,  H01L21/28

摘要： 本发明提供了一种可提高抛光性能的多晶硅抛光方法，该多晶硅淀积在用于制作非易失性存储器的硅衬底上，该硅衬底包含浅槽隔离结构以及通过该浅槽隔离结构分隔开的存储阵列区和外围控制电路区，该多晶硅用于充当存储阵列区的浮栅。现有技术中仅通过化学机械抛光粗抛工艺抛光多晶硅以在存储阵列区形成浮栅，而易在外围控制电路区的多晶硅上产生凹陷缺陷且在存储阵列区和浅槽隔离结构上产生多晶硅残留。可提高抛光性能的本发明首先在该多晶硅上淀积辅助氧化层；接着依次进行化学机械抛光的粗抛工艺和细抛工艺。采用本发明可大大提高多晶硅的抛光性能，进而大大提高非易失性存储器的性能。

公开(公告)号：CN101740330A

公开(公告)日：2010-06-16

申请号：CN200810202841.5

申请日：2008-11-17

申请人： 中芯国际集成电路制造(上海)有限公司

发明人： 蒋莉 ,  邵颖 ,  黎铭琦

IPC分类号： H01L21/00 ,  H01L21/768

摘要： 一种化学机械研磨及通孔形成方法，所述化学机械研磨的方法，包括：使用第一研磨浆研磨水平方向上同时具有第一研磨介质和第二研磨介质的半导体结构，以减薄第一研磨介质；在第二研磨介质达到塌陷高度时，停止研磨第一研磨介质，转而使用第二研磨浆研磨第二研磨介质至与第一研磨介质齐平；若第一研磨介质的减薄厚度未达到预设要求，则重复上述步骤。所述化学机械研磨的方法使得研磨后的表面比较平整。

公开(公告)号：CN105448689B

公开(公告)日：2018-09-21

申请号：CN201410386885.3

申请日：2014-08-07

申请人： 中芯国际集成电路制造(上海)有限公司

发明人： 杨俊 ,  蒋莉 ,  黎铭琦 ,  朱普磊 ,  李先涛

IPC分类号： H01L21/28 ,  H01L21/02

摘要： 本发明提供一种半导体器件的制造方法和电子装置，涉及半导体技术领域。本发明的半导体器件的制造方法包括：步骤S101：采用第一抛光浆料对铝栅极进行第一次化学机械抛光；步骤S102：采用第二抛光浆料对所述铝栅极进行第二次化学机械抛光，其中所述第二抛光浆料的浓度小于所述第一抛光浆料的浓度；步骤S103：对经抛光处理的铝栅极的表面进行清洗。该方法可以降低铝栅极表面的金属离子残留并改善铝栅极表面的不平整度，提高半导体器件的良率。本发明的电子装置，包括采用上述方法制造的半导体器件，因而同样具有上述优点。

公开(公告)号：CN102806525B

公开(公告)日：2015-11-25

申请号：CN201110145429.6

申请日：2011-05-31

申请人： 中芯国际集成电路制造(上海)有限公司

发明人： 陈枫 ,  黎铭琦

IPC分类号： B24B55/12 ,  B24B29/02 ,  H01L21/02 ,  H01L21/321

CPC分类号： B24B53/001 ,  B24B37/04 ,  B24B37/046 ,  B24B53/017 ,  C25D17/001 ,  H01L21/02074 ,  H01L21/304 ,  H01L21/67051

摘要： 一种抛光装置及抛光副产物的去除方法，所述抛光副产物的去除方法包括：在抛光台的中心位置设置正电极，在抛光台的边缘位置设置负电极；对金属材料进行抛光后，在所述正电极与负电极之间施加电压；旋转所述抛光台，以去离子水或化学清洗剂冲洗抛光垫，去除对金属材料进行抛光后产生的抛光副产物。所述抛光副产物的去除方法能提高对金属材料抛光后所产生的抛光副产物的去除效率。

公开(公告)号：CN103187328B

公开(公告)日：2015-08-05

申请号：CN201110446097.5

申请日：2011-12-27

申请人： 中芯国际集成电路制造(上海)有限公司

发明人： 朱普磊 ,  蒋莉 ,  黎铭琦 ,  曹均助

IPC分类号： H01L21/66 ,  H01L45/00

摘要： 本发明提供一种相变存储器底部接触结构的形成方法，包括：提供表面形成有至少两个导电插塞结构的晶片；在该晶片的表面依次淀积刻蚀终止层、第一介电层、第二金属层；光刻、刻蚀第二金属层、第一介电层与刻蚀终止层形成开口，该开口的两个相对的侧壁分别落在两个导电插塞上；淀积第一金属层；去除相邻导电插塞之间的第一金属层；淀积第二介电层，填充所述开口；依次研磨第二介电层、第一金属层、第二金属层形成相变存储器底部接触结构，所述研磨过程中，采用感应电流法检测研磨终点。本发明还提供一种化学机械研磨终点的检测方法，不限于相变存储器底部接触结构的制作。采用本发明的技术方案，对研磨终点的判断准确，且对硬件的要求低。