-
公开(公告)号：CN101860502B
公开(公告)日：2016-01-27
申请号：CN201010148712.X
申请日：2010-04-14
申请人： 中国科学院计算技术研究所
摘要： 本发明提供一种检测LTE系统双工方式的方法和装置，其中，下采样器对基带数字信号进行下采样；延时归一化自相关器对经过下采样的基带数字信号进行延时归一化自相关；双工方式检测器根据所述基带数字信号延时归一化自相关的峰值特征来检测LTE系统的双工方式。通过应用本发明，基于LTE标准的帧结构的特征并经过简单的运算，可以实现快捷、准确的双工方式的检测。
-
公开(公告)号：CN102136885A
公开(公告)日：2011-07-27
申请号：CN201110076521.1
申请日：2011-03-29
申请人： 中国科学院计算技术研究所
摘要： 本发明提供一种3GPP LTE PUSCH信道并行信道交织和加扰的实现方法和系统，所述方法包括：1)对RI信息和ACK/NACK信息进行编码；2)输入RI信息、控制和数据信息和ACK/NACK信息，并存储最后写入的RI信息所在的行编号last_row_indexRI和列编号last_column_indexRI和最后写入的ACK/NACK信息所在的行编号last_row_indexACK和列编号last_column_indexACK，根据最后写入的RI信息所在的行编号和列编号和最后写入的ACK/NACK信息所在的行编号和列编号进行信道交织的输出操作；3)对RI信息、控制和数据信息和ACK/NACK信息进行加扰。本发明处理速度快，编码方式与QAM调整方式无关，而且还节约了存储空间。
-
公开(公告)号：CN101986584A
公开(公告)日：2011-03-16
申请号：CN201010522379.4
申请日：2010-10-22
申请人： 中国科学院计算技术研究所
IPC分类号： H04L1/00
摘要： 本发明提供一种3GPP LTE中的turbo编码信道并行解速率匹配装置，包括：输入缓存RAM，用于缓存输入数据；解重发模块，用于解交织操作之前对输入缓存RAM中发送的数据进行合并并写回输入缓存RAM；输入缓存RAM读控制器和比特分离装置，用于在输出过程中完成填充比特的恢复，并且在打孔模式下完成解打孔操作；解交织RAM写控制器，用于进行并行4个符号的写解交织RAM操作，并行写入的过程中对解交织RAM的列地址作偏移；解交织RAM读控制器，用于读取解交织RAM；解交织RAM，用于按照所述解交织RAM写控制器生成的地址来缓存所述输入缓存RAM读控制器和比特分离装置输出的数据，然后读出数据，完成解交织。
-
公开(公告)号：CN102136885B
公开(公告)日：2013-10-16
申请号：CN201110076521.1
申请日：2011-03-29
申请人： 中国科学院计算技术研究所
摘要： 本发明提供一种3GPP LTE PUSCH信道并行信道交织和加扰的实现方法和系统，所述方法包括：1)对RI信息和ACK/NACK信息进行编码；2)输入RI信息、控制和数据信息和ACK/NACK信息，并存储最后写入的RI信息所在的行编号last_row_indexRI和列编号last_column_indexRI和最后写入的ACK/NACK信息所在的行编号last_row_indexACK和列编号last_column_indexACK，根据最后写入的RI信息所在的行编号和列编号和最后写入的ACK/NACK信息所在的行编号和列编号进行信道交织的输出操作；3)对RI信息、控制和数据信息和ACK/NACK信息进行加扰。本发明处理速度快，编码方式与QAM调整方式无关，而且还节约了存储空间。
-
公开(公告)号：CN101860502A
公开(公告)日：2010-10-13
申请号：CN201010148712.X
申请日：2010-04-14
申请人： 中国科学院计算技术研究所
摘要： 本发明提供一种检测LTE系统双工方式的方法和装置，其中，下采样器对基带数字信号进行下采样；延时归一化自相关器对经过下采样的基带数字信号进行延时归一化自相关；双工方式检测器根据所述基带数字信号延时归一化自相关的峰值特征来检测LTE系统的双工方式。通过应用本发明，基于LTE标准的帧结构的特征并经过简单的运算，可以实现快捷、准确的双工方式的检测。
-
-
-
-
搜索结果
5 条记录 (耗时 0.038 秒)
