-
公开(公告)号：CN110890120B
公开(公告)日：2021-08-31
申请号：CN201911001197.X
申请日：2019-10-21
Applicant: 中国科学院计算技术研究所
IPC: G11C13/00
Abstract: 本发明提出一种基于阻变存储器的通用区块链应用处理加速方法及系统，包括：判断当前程序是否为区块链加速处理程序，若是，则将当前程序发送至包括存储处理器和阻变存储器的HMC存储器端，其中存储处理器集成在HMC存储器端的逻辑控制层，阻变存储器集成在HMC存储器端的立体存储层，存储处理器通过控制立体存储层，以数据流运行的方式完成对当前程序的近存储计算，得到当前程序的执行结果，并将其回传至主处理器端，否则主处理端中的乱序核根据当前程序，以控制流运行的方式执行当前程序，得到执行结果。本发明具有较高的执行速度和显著的能效比提升，并结合数据流任务分配和执行模式，能够获得更高的执行效率和能效。
-
公开(公告)号：CN110211617A
公开(公告)日：2019-09-06
申请号：CN201910413959.0
申请日：2019-05-17
Applicant: 中国科学院计算技术研究所
IPC: G11C13/00 , G06F16/901
Abstract: 本发明提供一种基于阻变存储器的哈希硬件处理装置及方法，所有的源数据无需送往CPU进行哈希函数的计算，在RRAM中根据电流叠加效应即可完成哈希函数输入数据的操作，并在存储器中实现哈希表的建立，无需将大量的源数据送往CPU后再送回存储器中。本发明基于阻变存储器的数据处理将减少数据从存储器端向处理器端的数据搬运，尤其于对数据量大的应用来说，具有显著的性能优势和功耗优势。通过在RRAM存储器中利用RRAM存储单元可实现基于电流叠加原理实现的存储数据的累加功能，进行哈希表的建立，避免数据读取到CPU端进行计算后再写入哈希表，一方面减少大量数据从存储端向CPU端的搬运，减少对访存带宽的需求；另一方面可以提高哈希表建立和查询的执行效率，并降低处理功耗。
-
公开(公告)号：CN110941451A
公开(公告)日：2020-03-31
申请号：CN201911011823.3
申请日：2019-10-23
Applicant: 中国科学院计算技术研究所
IPC: G06F9/38
Abstract: 本发明涉及一种数据流处理器指令映射方法，包括：根据数据流图，对初始指令序列进行广度优先遍历的排序，得到按照深度优先排序的最终指令序列；将该最终指令序列划分为多个指令子序列，对所有该指令子序列依次进行指令映射，生成多个子映射布局；合并所有该子映射布局为用于数据流处理器执行该初始指令序列的最终映射布局。本发明的指令映射方法处理平衡网络拥塞度、网络负载、PE间流水、负载均衡等各种因素之外，还通过划分指令子空间的方式，分组并行进行映射布局的探索，从中选择最优的结果作为最终的映射布局，这种方式保证了映射质量的同时增加了算法的并行性，提高同等映射质量下的算法运行速度。
-
公开(公告)号：CN110890120A
公开(公告)日：2020-03-17
申请号：CN201911001197.X
申请日：2019-10-21
Applicant: 中国科学院计算技术研究所
IPC: G11C13/00
Abstract: 本发明提出一种基于阻变存储器的通用区块链应用处理加速方法及系统，包括：判断当前程序是否为区块链加速处理程序，若是，则将当前程序发送至包括存储处理器和阻变存储器的HMC存储器端，其中存储处理器集成在HMC存储器端的逻辑控制层，阻变存储器集成在HMC存储器端的立体存储层，存储处理器通过控制立体存储层，以数据流运行的方式完成对当前程序的近存储计算，得到当前程序的执行结果，并将其回传至主处理器端，否则主处理端中的乱序核根据当前程序，以控制流运行的方式执行当前程序，得到执行结果。本发明具有较高的执行速度和显著的能效比提升，并结合数据流任务分配和执行模式，能够获得更高的执行效率和能效。
-
公开(公告)号：CN114760241B
公开(公告)日：2023-06-02
申请号：CN202210461301.9
申请日：2022-04-28
Applicant: 中国科学院计算技术研究所
IPC: H04L45/16 , H04L45/74 , H04L47/6275 , H04L41/12
Abstract: 本发明提供了一种用于数据流架构的计算设备中的路由方法，计算设备包括多个处理单元和多个路由节点，每个处理单元直接连接一个路由节点并且被关联为该路由节点对应的本地处理单元，多个路由节点之间相互连接，方法包括：在每个路由节点，获取各方向发往本地处理单元的数据并为其中每个方向发来的数据分别维护相应的缓存队列，缓存队列为阻塞队列；在每个路由节点，确定各方向发往本地处理单元的数据对应的缓存队列中处于队列头部的数据包的供数优先级，以及根据供数优先级选择将多个队列中的一个队列的头部的数据包发送给本地处理单元，供数优先级与本地处理单元中需要该头部数据包中操作数的指令距离转为就绪状态还需到达的操作数个数相关。
-
Patent Agency Ranking
公开(公告)号：CN114637471A
公开(公告)日：2022-06-17
申请号：CN202210313319.4
申请日：2022-03-28
Applicant: 中国科学院计算技术研究所
IPC: G06F3/06
Abstract: 本申请提供了面向数据流处理器的层次化存储系统，其包括在数据流处理器的每个处理单元中分别设置的寄存器堆、由一组处理单元之间共享的一级缓存和由多个一级缓存共享的二级缓存，以及与寄存器堆关联的第一预取逻辑模块和与一级缓存关联的第二预取逻辑模块，其中所述第一预取逻辑模块和第二预取逻辑模块预设的预取信息进行相应数据的预取操作。该系统可以在满足数据流处理单元所需要的访存带宽同时降低片上存储的面积。
-
公开(公告)号：CN114610138A
公开(公告)日：2022-06-10
申请号：CN202210230341.2
申请日：2022-03-10
Applicant: 中国科学院计算技术研究所
IPC: G06F1/3234 , G06F1/3206
Abstract: 提供一种带宽控制单元，其用于包括多个数据处理单元的处理器芯片，所述多个数据处理单元通过总线对存储器进行访问，所述存储器包括优先级管理单元，所述带宽控制单元包括：第一温度判断模块，其用于接收所述多个数据处理单元的温度值，以及将所述温度值分别与相应的数据处理单元的温度阈值进行比较，并输出第一比较结果；以及优先级处理模块，其用于接收所述第一比较结果，以及根据所述第一比较结果调整所述多个数据处理单元中的一个或者多个的访存优先级；其中，所述优先级处理模块将调整后的访存优先级输出至所述存储器的优先级管理单元，以控制所述多个数据处理单元访存所述存储器的带宽。
-
公开(公告)号：CN114489809A
公开(公告)日：2022-05-13
申请号：CN202111673269.2
申请日：2021-12-31
Applicant: 中国科学院计算技术研究所
Abstract: 本发明提出一种高通量众核数据流处理器，包括：多个处理单元，相互通信连接形成该处理器的片上网络结构；每个该处理单元包括多个子处理单元，该子处理单元包括指令子存储器和数据子存储器，多个该子处理单元以阵列结构排列，且相互通信连接形成该处理单元的多跳网络结构；配置单元，与每个该子处理单元通信连接。以及该高通量众核数据流处理器的任务执行方法。该发明相对于以往技术具有较好的可扩展性，控制逻辑简单，适用于大规模众核结构。同时支持SIMD‑MIMD‑Systolic模式可配、规模可配、区域可配等优势，灵活性更强，适用于更为通用的应用领域处理。
-
公开(公告)号：CN110211618B
公开(公告)日：2021-08-24
申请号：CN201910505407.2
申请日：2019-06-12
Applicant: 中国科学院计算技术研究所
Abstract: 本发明提供了一种用于区块链的处理装置及方法，该装置包括：阻变存储器，其包括用于存储待处理的随机数的多个存储单元，以及用于读出或者写入数据位的字线和位线；字线控制逻辑，用于控制阻变存储器中字线的选通；位线控制逻辑，用于控制阻变存储器中位线的选通；数据获取单元，其连接到所述阻变存储器并用于从阻变存储器中接收所选通的字线上的随机数的一个或者多个数据位的输出，获得由所述字线选通的随机数的数据位的叠加值；计算及控制单元，被配置为根据数据获取单元生成的随机数数据位的叠加值进行随机数的筛选，获得随机数有效组。本发明可以减少CPU处理的数据的范围和数据量、对访存带宽的需求、计算负载、功耗，提高区块链应用处理能力。
-
公开(公告)号：CN111459856B
公开(公告)日：2022-02-18
申请号：CN202010200676.0
申请日：2020-03-20
Applicant: 中国科学院计算技术研究所
Abstract: 本发明提供一种数据传输装置，包括：控制逻辑，其用于根据配置信息产生相应的控制信号以控制其他模块的动作；其中，存储体接口逻辑用于从存储体中读取数据或向存储体写入数据；第一选择逻辑用于选择与正向传输模式对应的数据传输路径或与反向传输模式对应的数据接收路径；数据对齐逻辑用于对传输的数据进行对齐操作；重组模块用于对传输的数据进行重组操作以将存储体中读出的数据块拆分成数据分量的形式并重组成新的数据块后传递给片上存储结构进行处理，或将片上存储结构处理后的数据块拆分成数据分量形式并重组成数据块写入存储体；第二选择逻辑用于选择与正向传输模式对应的数据接收路径或与反向传输模式对应的数据传输路径；数据路由逻辑用于确定数据传输的目的地址。
-
-
-
-
-
-
-
-
-
Search Results
20
records
(took 0.027 seconds)
