应用于超导集成电路的堆栈式电连接结构及其制备方法

    公开(公告)号:CN114496915B

    公开(公告)日:2025-03-25

    申请号:CN202210107776.8

    申请日:2022-01-28

    Abstract: 本发明提供一种应用于超导集成电路的堆栈式电连接结构及其制备方法,通过对光刻胶层进行图形化形成光刻窗口,并基于该光刻窗口形成超导连接层,然后在该超导连接层上形成上层超导金属层,实现上下两层超导金属层通过超导连接层的电性连通。由于光刻胶层是通过曝光显影形成光刻窗口,光刻窗口的形状非常规则,所以形成的超导连接层形状非常规则,同时上层超导金属层形成于该规则的超导连接层上,如此实现预设层数超导金属层的互连,得到的电连接结构具有方块电感特点,电感值小且易控制;另外,电连接通路图形规整完好,大幅提升孔洞的导通承载电流,且电流路径没有弯折,电流分布均匀;最后,光刻窗口工艺密度大,可以有效降低电连接结构体积。

    应用于超导集成电路的堆栈式电连接结构及其制备方法

    公开(公告)号:CN114496915A

    公开(公告)日:2022-05-13

    申请号:CN202210107776.8

    申请日:2022-01-28

    Abstract: 本发明提供一种应用于超导集成电路的堆栈式电连接结构及其制备方法,通过对光刻胶层进行图形化形成光刻窗口,并基于该光刻窗口形成超导连接层,然后在该超导连接层上形成上层超导金属层,实现上下两层超导金属层通过超导连接层的电性连通。由于光刻胶层是通过曝光显影形成光刻窗口,光刻窗口的形状非常规则,所以形成的超导连接层形状非常规则,同时上层超导金属层形成于该规则的超导连接层上,如此实现预设层数超导金属层的互连,得到的电连接结构具有方块电感特点,电感值小且易控制;另外,电连接通路图形规整完好,大幅提升孔洞的导通承载电流,且电流路径没有弯折,电流分布均匀;最后,光刻窗口工艺密度大,可以有效降低电连接结构体积。

    一种双层约瑟夫森结的超导集成电路及其制备方法

    公开(公告)号:CN114497113A

    公开(公告)日:2022-05-13

    申请号:CN202210079909.5

    申请日:2022-01-24

    Abstract: 本发明提供一种双层约瑟夫森结的超导集成电路及其制备方法,该超导集成电路包括衬底、逻辑层及信号传输层,其中,逻辑层位于衬底上方,逻辑层包括至少一用于存储和/或运算的下层约瑟夫森结;信号传输层位于逻辑层上方并与逻辑层电连接以对逻辑层的输入输出信号进行传输,信号传输层包括至少一用于约瑟夫森传输线的上层约瑟夫森结。本发明采用双层约瑟夫森结设置,上层约瑟夫森结可无需配置偏置电阻与并联电阻,不仅有利于提高超导集成电路的集成度,还有利于提高超导集成电路的频率,且更小的约瑟夫森传输线集成面积使得上层信号传输层对下层逻辑的布线更加灵活自由。此外,信号传输层还可用于制作无源传输线,进一步提升超导集成电路的集成度。

Patent Agency Ranking