-
公开(公告)号：CN116313836A
公开(公告)日：2023-06-23
申请号：CN202310004731.2
申请日：2023-01-03
Applicant: 中国电子科技集团公司第十三研究所
IPC: H01L21/50 , H01L23/552 , H01L25/18 , H03H1/00 , H03H11/24
Abstract: 本发明提供一种3D异构芯片的制备方法、3D异构芯片和衰减器。该制备方法包括：获取第一IC芯片，第一IC芯片为III‑V族化合物半导体芯片；在第一IC芯片的下表面上的第一预设位置制备第一金属屏蔽层；获取第二IC芯片，第二IC芯片为Si基互补金属氧化物半导体芯片；在第二IC芯片的下表面上的第二预设位置制备第二金属屏蔽层；将第二IC芯片的下表面与第一IC芯片的上表面连接，获得3D异构芯片；其中，在将第二IC芯片的下表面与第一IC芯片的上表面连接时，第一预设位置与第二预设位置上下对应。本发明能够有效提高3D异构芯片的片上空间隔离度。
-
公开(公告)号：CN111123208B
公开(公告)日：2022-08-30
申请号：CN201911372578.9
申请日：2019-12-27
Applicant: 中国电子科技集团公司第十三研究所
IPC: G01S7/02
Abstract: 本发明适用于集成电路技术领域，提供了一种多通道幅相控制芯片，包括上层芯片和下层芯片；所述上层芯片上设有第一控制端、译码电路以及至少一个通道的控制电路；所述下层芯片上设有第二控制端、功分器和至少一个通道的射频电路；所述上层芯片与所述下层芯片采用倒装焊工艺将上层芯片焊盘与下层芯片焊盘通过金凸点焊接。本申请通过芯片三维集成工艺技术，使上层芯片叠加在下层芯片之上。实现控制电路与射频电路的高度集成。同时，利用芯片倒装焊工艺和金凸点的阵列排布，实现多通道、高集成的幅相控制芯片电路设计，缩小芯片的体积，提高芯片的集成度。
-
公开(公告)号：CN116346110A
公开(公告)日：2023-06-27
申请号：CN202310249449.0
申请日：2023-03-15
Applicant: 中国电子科技集团公司第十三研究所
Inventor： 戴剑 , 王磊 , 李士卿 , 崔亮 , 陈南庭 , 宋学峰 , 侯伦 , 刘方罡 , 刘海峰 , 郭丰强 , 武世英 , 申靖轩 , 范仁钰 , 傅琦 , 刘乐乐 , 高显 , 苏辰飞 , 梁家铖
IPC: H03K17/687
Abstract: 本申请适用于半导体技术领域，提供了一种单刀双掷微波开关。该单刀双掷微波开关包括：第一晶体管、第二晶体管、第一电感、第二电感、输入端口、第一输出端口、第二输出端口、第一控制端口和第二控制端口；第一晶体管的第一端连接输入端口，第一晶体管的第二端连接第一输出端口，第一晶体管的栅极连接第一控制端口；第二晶体管的第一端连接输入端口，第二晶体管的第二端连接第二输出端口，第二晶体管的栅极连接第二控制端口；第一电感并联于第一晶体管的第一端与第一晶体管的第二端之间，第二电感并联于第二晶体管的第一端与第二晶体管的第二端之间。本申请提供的单刀双掷微波开关具有低插入损耗，降低了射频信号的损耗。
-
公开(公告)号：CN116317958A
公开(公告)日：2023-06-23
申请号：CN202310145574.7
申请日：2023-02-21
Applicant: 中国电子科技集团公司第十三研究所
Abstract: 本申请适用于混频器技术领域，提供了一种W波段混频器。该W波段混频器包括：第一电桥、第二电桥、第三电桥、第一场效应晶体管和第二场效应晶体管；第一电桥的输入端作为混频器的本振端用于接收本振信号；第一电桥的直通端连接第一场效应晶体管的栅极，第一电桥的耦合端连接第二场效应晶体管的栅极；第一场效应晶体管的漏极分别连接第二电桥的直通端和第三电桥的耦合端，第二场效应晶体管的漏极分别连接第二电桥的耦合端和第三电桥的直通端；第二电桥的输入端作为混频器的射频端；第三电桥的输入端作为混频器的中频端。本申请提供的W波段混频器有效降低了损耗，提高了本振射频隔离度，可以应用于复杂电磁环境中。
-
公开(公告)号：CN114597620B
公开(公告)日：2024-05-31
申请号：CN202210214047.2
申请日：2022-03-04
Applicant: 中国电子科技集团公司第十三研究所
Abstract: 本发明提供了一种巴伦结构及混频器，该巴伦结构包括：单共面波导结构、平行板结构、双共面波导结构；平行板结构中上平行板和下平行板平行设置；单共面波导结构中第一信号线与下平行板连接，第一接地线和第二接地线均通过金属柱与上平行板连接；双共面波导结构中第二信号线通过金属柱与上平行板连接，第三信号线与下平行板连接，第三接地线、第五接地线均与第四接地线相连；第一信号线的另一端为巴伦结构的非平衡输入端口，第二信号线的另一端为巴伦结构的第一平衡输出端口，第三信号线的另一端为巴伦结构的第二平衡输出端口。本发明能够解决传统巴伦存在的损耗高、尺寸大、不易集成和相位平衡度不够的技术问题。
-
Patent Agency Ranking
公开(公告)号：CN114597620A
公开(公告)日：2022-06-07
申请号：CN202210214047.2
申请日：2022-03-04
Applicant: 中国电子科技集团公司第十三研究所
Abstract: 本发明提供了一种巴伦结构及混频器，该巴伦结构包括：单共面波导结构、平行板结构、双共面波导结构；平行板结构中上平行板和下平行板平行设置；单共面波导结构中第一信号线与下平行板连接，第一接地线和第二接地线均通过金属柱与上平行板连接；双共面波导结构中第二信号线通过金属柱与上平行板连接，第三信号线与下平行板连接，第三接地线、第五接地线均与第四接地线相连；第一信号线的另一端为巴伦结构的非平衡输入端口，第二信号线的另一端为巴伦结构的第一平衡输出端口，第三信号线的另一端为巴伦结构的第二平衡输出端口。本发明能够解决传统巴伦存在的损耗高、尺寸大、不易集成和相位平衡度不够的技术问题。
-
公开(公告)号：CN117200731A
公开(公告)日：2023-12-08
申请号：CN202310966814.X
申请日：2023-08-02
Applicant: 中国电子科技集团公司第十三研究所
IPC: H03H7/42
Abstract: 本发明提供一种幅度均衡器及射频组件。该幅度均衡器包括：依次连接的串联谐振单元、电阻单元和并联谐振单元，串联谐振单元与电阻单元的共接端为幅度均衡器的输入/输出端。其中，串联谐振单元和并联谐振单元中的至少一个为交替连接结构。交替连接结构为电感电容交替连接的结构。本发明通过将串联谐振单元和/或并联谐振单元设置为电感电容交替连接的结构，相对于现有LC谐振结构，减小了谐振单元的电路Q值、增加了幅度均衡器的工作带宽，增加了幅度均衡器的均衡量。
-
公开(公告)号：CN116318077A
公开(公告)日：2023-06-23
申请号：CN202310174279.4
申请日：2023-02-28
Applicant: 中国电子科技集团公司第十三研究所
IPC: H03K5/14
Abstract: 本发明提供一种基于MMIC的延时线电路及其调试方法。该延时线电路包括：多个依次串联的延时模块；每个延时模块包括第一单刀双掷开关、参考支路、延时支路和第二单刀双掷开关；每个延时模块还包括多个沿延时支路分布的延时调整单元，其中，各延时调整单元上设有第一焊盘；延时支路上设有第二焊盘，其中，第二焊盘用于在调试延时线电路时，基于实测延时量与设计值的差异，通过金丝键合与相应数量的延时调整单元的第一焊盘连接。本发明能够通过切换各参考支路、延时支路的开关组合状态，实现多位延时量。同时延时支路可在调试时通过金丝键合连接一定数量的延时调整单元消除相位误差，减少了多位延时线电路相位误差波动、提高了整体延时精度。
-
公开(公告)号：CN111029267B
公开(公告)日：2021-12-24
申请号：CN201911155649.X
申请日：2019-11-22
Applicant: 中国电子科技集团公司第十三研究所
IPC: H01L21/60 , H01L21/607 , H01L23/488
Abstract: 本发明适用于倒装芯片技术领域，提供了一种倒装互连结构的制备方法，用于实现第一芯片与第二芯片的倒装互连，其中，所述制备方法包括：在第一芯片的焊盘上制备焊料凸点；在第二芯片的焊盘上制备钉头凸点；将所述第一芯片倒装在所述第二芯片上，使所述焊料凸点与所述钉头凸点融合焊接，形成所述第一芯片与所述第二芯片的倒装互连结构。本发明提供的制备方法无需精准控制电镀焊料凸点或铜柱的厚度，降低了工艺难度；并且，增加了芯片之间的连接高度，可以使上、下层芯片之间难以产生信号串扰和难以形成小腔体谐振，实现了金属凸点在高频高速芯片3D堆叠集成方面的应用。
-
公开(公告)号：CN111123208A
公开(公告)日：2020-05-08
申请号：CN201911372578.9
申请日：2019-12-27
Applicant: 中国电子科技集团公司第十三研究所
IPC: G01S7/02
Abstract: 本发明适用于集成电路技术领域，提供了一种多通道幅相控制芯片，包括上层芯片和下层芯片；所述上层芯片上设有第一控制端、译码电路以及至少一个通道的控制电路；所述下层芯片上设有第二控制端、功分器和至少一个通道的射频电路；所述上层芯片与所述下层芯片采用倒装焊工艺将上层芯片焊盘与下层芯片焊盘通过金凸点焊接。本申请通过芯片三维集成工艺技术，使上层芯片叠加在下层芯片之上。实现控制电路与射频电路的高度集成。同时，利用芯片倒装焊工艺和金凸点的阵列排布，实现多通道、高集成的幅相控制芯片电路设计，缩小芯片的体积，提高芯片的集成度。
-
-
-
-
-
-
-
-
-
Search Results
11
records
(took 0.023 seconds)
