一种基于内部时钟的高速串口实现方法

    公开(公告)号:CN111159091B

    公开(公告)日:2022-09-16

    申请号:CN201911421552.9

    申请日:2019-12-31

    IPC分类号: G06F13/42

    摘要: 本发明公开一种基于内部时钟的高速串口实现方法,包括1.设收发端A端、B端,A端发送控制器内部产生的高频时钟,并在UART信道上的TX信号线上持续循环发送二进制01111110数据;2.B端接收控制器内部采用A端的同频时钟,并分别用时钟上升沿与下降沿对A端发送的数据进行采样;3.通过比较上升沿与下降沿采样数据的准确率,确定B端采用时钟上升沿/下降沿采样;4.重复步骤1‑3的方法,确定A端接收B端数据的RX信道时钟频率与采样方式;5.A端、B端收发双方采用确定的时钟频率收发数据,数据帧以01111110作为开始与结束标志,数据中遇到5个连续1自动补0,接收方对5个连续1后的0进行自动去除处理。

    一种基于改进变分模态分解的雷达辐射源信号分离方法

    公开(公告)号:CN113723244A

    公开(公告)日:2021-11-30

    申请号:CN202110961778.9

    申请日:2021-08-20

    摘要: 本发明提出一种基于改进变分模态分解的雷达辐射源信号分离方法,包括建立多种调制方式的雷达辐射源信号库;构造变分模态分解算法所需的变分模型;提取加性混合雷达信号的Renyi熵作为适应度值;应用人工蜂群算法计算变分模态分解算法的最优参数;通过变分模态分解将混合信号分解为虚拟多通道观测信号;借助奇异值分解与快速独立成分分析方法实现信号重构;提取已分离信号的时频域Renyi熵作为区分特征;应用支持向量机验证信号分离效果。本发明对加性混合雷达辐射源信号进行分离与识别,针对接收机侦收信号数目多、先验信息少以及识别效果差的问题,提出改进变分模态分解方法以实现混合雷达信号的快速分离与精确识别,为后续处理混合信号提供全新的思路。

    一种基于FPGA的专线通信分路控制实现方法及控制系统

    公开(公告)号:CN109547066B

    公开(公告)日:2021-08-06

    申请号:CN201811299951.8

    申请日:2018-11-02

    IPC分类号: H04L29/06 H04B3/54 G06F13/38

    摘要: 本发明公开了一种基于FPGA的专线通信分路控制实现方法,通过信号采集调理模块、调制解调模块和FPGA模块构成的系统进行;信号采集调理模块和调制解调模块双向连接,所述信号采集调理模块和调制解调模块在一条专线通信线路上,所述FPGA接收多条专线通信线路上的专线通信数据,所述调制解调模块与所述FPGA模块双向连接。本发明提供的实现方法能够在FPGA芯片上完成多路2/4线专线通信与TCP/IP协议的转换、数据帧封装解包控制功能的无修改移植,弥补了当前市面上缺乏此类产品的空白,同时在FPGA中能够根据不同应用中的2/4线专线通信的协议不同、以及数据帧报文协议的不同,灵活配置分路控制器中的参数,提高了系统设计的灵活性。

    一种基于内部时钟的高速串口实现方法

    公开(公告)号:CN111159091A

    公开(公告)日:2020-05-15

    申请号:CN201911421552.9

    申请日:2019-12-31

    IPC分类号: G06F13/42

    摘要: 本发明公开一种基于内部时钟的高速串口实现方法,包括1.设收发端A端、B端,A端发送控制器内部产生的高频时钟,并在UART信道上的TX信号线上持续循环发送二进制01111110数据;2.B端接收控制器内部采用A端的同频时钟,并分别用时钟上升沿与下降沿对A端发送的数据进行采样;3.通过比较上升沿与下降沿采样数据的准确率,确定B端采用时钟上升沿/下降沿采样;4.重复步骤1-3的方法,确定A端接收B端数据的RX信道时钟频率与采样方式;5.A端、B端收发双方采用确定的时钟频率收发数据,数据帧以01111110作为开始与结束标志,数据中遇到5个连续1自动补0,接收方对5个连续1后的0进行自动去除处理。

    一种基于FPGA的专线通信分路控制实现方法及控制系统

    公开(公告)号:CN109547066A

    公开(公告)日:2019-03-29

    申请号:CN201811299951.8

    申请日:2018-11-02

    IPC分类号: H04B3/54 G06F13/38

    摘要: 本发明公开了一种基于FPGA的专线通信分路控制实现方法,通过信号采集调理模块、调制解调模块和FPGA模块构成的系统进行;信号采集调理模块和调制解调模块双向连接,所述信号采集调理模块和调制解调模块在一条专线通信线路上,所述FPGA接收多条专线通信线路上的专线通信数据,所述调制解调模块与所述FPGA模块双向连接。本发明提供的实现方法能够在FPGA芯片上完成多路2/4线专线通信与TCP/IP协议的转换、数据帧封装解包控制功能的无修改移植,弥补了当前市面上缺乏此类产品的空白,同时在FPGA中能够根据不同应用中的2/4线专线通信的协议不同、以及数据帧报文协议的不同,灵活配置分路控制器中的参数,提高了系统设计的灵活性。