-
公开(公告)号：CN118284060A
公开(公告)日：2024-07-02
申请号：CN202211648645.7
申请日：2022-12-21
申请人： 上海集成电路研发中心有限公司
摘要： 本发明公开了一种磁阻存储单元的形成方法，包括：提供衬底，在衬底上形成磁性隧道结薄膜层；在磁性隧道结薄膜层上形成依次具有导电的第一硬掩模层和绝缘非晶态的第二硬掩模层的复合硬掩模层；对复合硬掩模层进行图形化；以复合硬掩模层图形为掩模，对磁性隧道结薄膜层进行图形化，形成磁性隧道结单元；去除第二硬掩模层图形。本发明可利用第二硬掩模层减少磁性隧道结薄膜层刻蚀过程中的金属聚合物残留，并避免在磁性隧道结薄膜层侧壁产生反溅射沉积问题，并可利用第一硬掩模层作为第二硬掩模层与磁性隧道结薄膜层之间的垫层，并作为上电极的一部分，避免磁性隧道结单元的暴露，因此提高了工艺的可靠性，显著改善了器件性能。
-
公开(公告)号：CN111564554B
公开(公告)日：2022-10-14
申请号：CN202010426144.9
申请日：2020-05-19
IPC分类号： H01L45/00
摘要： 本发明公开了一种限制型相变单元，自下而上包括相连的底电极、相变材料层和顶电极，相变材料层为采用侧壁沉积相变材料薄膜的方法而形成的至少一个侧壁结构，可大幅降低底电极和相变材料的接触面积，降低相变单元的功耗，避免刻蚀工艺对相变材料造成的损伤，提高器件的可靠性，并能实现全相变操作，有利于提高相变单元整列的阻值一致性。
-
公开(公告)号：CN114864813A
公开(公告)日：2022-08-05
申请号：CN202210326647.8
申请日：2022-03-30
摘要： 本发明公开了一种相变存储器单元及其制备方法，相变存储器单元自下而上包括对应设置的第一电极、相变单元和第二电极，所述相变单元被配置为纵向的柱形结构，所述柱形结构由内向外包括依次连接的相变材料层、阻挡层和选择器件层；其中，所述第一电极与所述选择器件层连接，所述第二电极与所述相变材料层连接，所述选择器件层包括纵向设置的二维晶体二极管层。本发明通过凹槽填充方式制备具有环形嵌套结构的柱形相变单元，可提高器件的性能和可靠性，并通过采用二维晶体二级管层形成选择器件层，利用其具有的较低阈值电压，能有效降低器件功耗，并节约生产成本。
-
公开(公告)号：CN106783580B
公开(公告)日：2021-05-18
申请号：CN201611250890.7
申请日：2016-12-29
申请人： 上海集成电路研发中心有限公司
发明人： 钟旻
IPC分类号： H01L21/306 , H01L21/304
摘要： 本发明公开了一种金属化学机械抛光的方法，该方法具体包括:在具有观察组件的腔体内提供一半导体衬底，所述半导体衬底上形成一介电层，在所述介电层中形成凹槽，所述凹槽分别位于所述半导体衬底的P型区域与N型区域上；在所述介电层上形成一金属层，所述金属层填充满所述介电层中的所述凹槽；降低所述腔体内的光照强度至小于10勒克斯，对所述凹槽进行化学机械抛光，移除所述介电层上的所述金属层。本发明通过降低化学机械抛光时腔体内的光照强度，有效避免了金属的光致阳极腐蚀现象，减少了金属表面的下陷，提高了器件性能和良率。
-
公开(公告)号：CN111146339A
公开(公告)日：2020-05-12
申请号：CN201911315353.X
申请日：2019-12-19
申请人： 上海集成电路研发中心有限公司
摘要： 本发明公开了一种相变存储器单元，自下而上包括：底电极，加热电极，相变单元和顶电极，相变单元为纵向设置的柱体结构，其由内而外包括：柱形选择器件层，环形阻挡层和环形相变材料层；其中，底电极和加热电极为多个，且一一对应，底电极、加热电极与相变材料层依次连接，选择器件层连接顶电极。本发明通过将相变单元与多个加热电极组合在一起，形成多个相变电阻共用一个选择器件的结构，并且不同的相变电阻通过各自的加热电极可以连接位于不同金属互连层的底电极，因此不会增加芯片水平方面的面积，从而实现高密度存储，且相变材料和加热电极厚度很薄，能有效降低器件功耗。
-
公开(公告)号：CN110581218A
公开(公告)日：2019-12-17
申请号：CN201910733349.9
申请日：2019-08-09
申请人： 上海集成电路研发中心有限公司
IPC分类号： H01L45/00
摘要： 本发明公开了一种相变存储单元，所述相变存储单元自下而上包括衬底、底电极、加热电极、石墨烯层、相变材料层和顶电极，所述相变材料层和加热电极不接触。本发明提供的一种相变存储单元及其制备方法，使用石墨烯层作为加热电极和相变材料层之间的隔离层，能避免相变材料层中的Ge、Te等元素扩散到加热电极，导致加热电极失效，还可以提高相变层的加热效率，降低器件功耗，同时能提升相变存储器单元的可靠性，降低器件功耗。
-
公开(公告)号：CN108376740A
公开(公告)日：2018-08-07
申请号：CN201810048091.4
申请日：2018-01-18
申请人： 上海集成电路研发中心有限公司
摘要： 本发明公开了一种复合沟道晶体管，包括：位于半导体衬底上的层间介电层；位于层间介电层中的栅极；位于栅极上的栅极介电层；位于栅极介电层和层间介电层上的复合沟道层；位于复合沟道层两端的源漏区；位于层间介电层上并将复合沟道层的四周及上表面包覆的钝化层；位于钝化层中并连接源漏区的源漏电极。本发明选用具有高迁移率的石墨烯和具有可调带隙的有机薄膜共同形成复合沟道层，能有效解决石墨烯没有带隙和有机薄膜晶体管迁移率低的问题，制备出具有高迁移率的复合沟道晶体管，并能与现有的CMOS工艺兼容，制备工艺简单可行，可方便地制备出小尺寸、大规模的复合沟道晶体管阵列。本发明还公开了一种复合沟道晶体管的制备方法。
-
公开(公告)号：CN104867928B
公开(公告)日：2018-05-01
申请号：CN201510215886.6
申请日：2015-04-30
申请人： 上海集成电路研发中心有限公司
IPC分类号： H01L27/092 , H01L29/49 , H01L21/8238
摘要： 本发明公开了一种CMOS器件中栅极金属和接触孔金属的制备方法，包括在以高K介质和多晶硅为栅极的CMOS结构上覆盖第一层间介质隔离层，并平坦化至多晶硅露出，光刻定义接触孔位置，刻蚀形成接触孔，去除栅极内的多晶硅，形成栅极沟槽，在栅极沟槽和接触孔上依次覆盖第一金属、第二金属作为栅极功函数金属、接触孔扩散阻挡层和栅极金属、接触孔金属，对第二金属进行平坦化,采用光刻和刻蚀在栅极沟槽和接触孔位置上方形成凸起的第二金属立柱，在第二金属立柱上覆盖刻蚀阻挡层，生长第二层间介质隔离层并进行平坦化，将第二金属立柱露出。本发明可减少对器件性能的影响，实现栅极金属和接触孔金属的一次性成型，减少工艺步骤。
-
公开(公告)号：CN105244263A
公开(公告)日：2016-01-13
申请号：CN201510688426.5
申请日：2015-10-21
申请人： 上海集成电路研发中心有限公司
发明人： 钟旻
IPC分类号： H01L21/28 , H01L29/40 , H01L29/417
CPC分类号： H01L21/28 , H01L29/40 , H01L29/78 , H01L21/283 , H01L29/401 , H01L29/41725 , H01L29/4175
摘要： 本发明属于半导体制造领域，公开了一种提高SiGe源/漏区质量的制造方法，首先提供形成有栅极的N型硅衬底，并在该硅衬底上刻蚀出将要形成源/漏区的凹槽；接着在凹槽中外延生长低Ge浓度的SiGe缓冲层；然后在缓冲层上外延生长高Ge浓度的SiGe主体层；最后在缓冲层上外延生长低Ge浓度的SiGe盖帽层，形成具有SiGe的PMOS源/漏区。本发明提供了一种提高SiGe源/漏区质量的制造方法，通过外延生长低Ge浓度的SiGe盖帽层，有效加快了盖帽层在高Ge浓度的SiGe主体层上的生长速率，从而解决SiGe主体层的 晶面上盖帽层包覆性差的问题，增强了工艺稳定性，从而提升器件性能。
-
公开(公告)号：CN103725256A
公开(公告)日：2014-04-16
申请号：CN201310753961.5
申请日：2013-12-31
申请人： 上海集成电路研发中心有限公司
发明人： 钟旻
CPC分类号： C09G1/02 , C09K3/1463 , C23F3/00
摘要： 本发明公开了一种研磨颗粒体系及抛光液，其含有有机颗粒、无机颗粒以及化学溶液，该有机颗粒的含量是无机颗粒含量的3-10倍。本发明通过颗粒混合比例和分布的控制，使无机颗粒在研磨颗粒体系中的含量大幅降低，从而减少抛光造成的表面划伤和颗粒的残留；并对有机颗粒的形状进行设计，增大颗粒在抛光过程中的接触面积，提高抛光效率。本发明充分发挥了无机颗粒和有机颗粒各自的优点，并且制备工艺简单，制造成本低廉，特别适用于超低k值材料和铜、铝等硬度较低的金属材料表面抛光工艺。
-
-
-
-
-
-
-
-
-
搜索结果
54 条记录 (耗时 0.053 秒)
