公开(公告)号：CN109633734B

公开(公告)日：2023-01-31

申请号：CN201811582671.8

申请日：2018-12-24

申请人： 上海集成电路研发中心有限公司

发明人： 曾绍海 ,  李铭

IPC分类号： G01T3/00

摘要： 本发明公开了一种检测离子注入腔中中子含量的装置，包括离子注入腔、离子源、数据收集模块和处理模块，所述离子注入腔中放置表面涂有光刻胶的衬底，所述离子源对所述衬底中的光刻胶进行离子注入，离子注入过程中产生的中子与光刻胶中C、H、O元素的原子核相互作用，产生γ射线，所述数据收集模块用于测量所述离子注入腔中γ射线的强度，并将该强度传输至所述处理模块，所述处理模块根据γ射线的强度计算出离子注入过程中产生的中子含量。本发明提供的一种检测离子注入腔中中子含量的装置和方法，通过测量Υ射线的强度，进而可以测量出高能离子注入过程中产生的中子含量。

公开(公告)号：CN109216200B

公开(公告)日：2021-05-18

申请号：CN201810852420.0

申请日：2018-07-27

申请人： 上海集成电路研发中心有限公司

发明人： 曾绍海 ,  黄仁东 ,  左青云 ,  李铭 ,  夏亮

IPC分类号： H01L21/336 ,  H01L29/10

摘要： 本发明公开了一种基于体硅全包围栅极SOI FinFET的制作方法，包括：在硅衬底上依次淀积第一介质层薄膜，第一金属栅薄膜和第一高K金属薄膜；图形化第一高K金属薄膜，形成第一高K金属图形；淀积第二介质层薄膜并平坦化；在上述结构表面键合一单晶硅片并减薄；图形化单晶硅片，形成鳍的图形，去除第二介质层薄膜；淀积第二高K金属薄膜并图形化，形成从四周包围鳍的第二高K金属图形；淀积第二金属栅薄膜并图形化，形成从四周包围鳍和第二高K金属图形的第二金属栅图形。本发明以体硅为衬底形成全包围的栅极结构，并通过键合一单晶硅片形成鳍结构，在保证所需器件特性的同时，解决了现有技术工艺复杂，成本高问题，成本低，易于实施。

公开(公告)号：CN108847393B

公开(公告)日：2021-04-30

申请号：CN201810527816.8

申请日：2018-05-24

申请人： 上海集成电路研发中心有限公司

发明人： 曾绍海 ,  李铭 ,  陈张发

IPC分类号： H01L21/336

摘要： 本发明公开了一种鳍式场效应晶体管结构的形成方法，包括以下步骤：步骤S01：提供一半导体衬底，在所述半导体衬底上依次淀积介质层和硬掩模层；步骤S02：在硬掩模层上淀积二氧化硅层；步骤S03：图形化二氧化硅层，形成第一鳍部；步骤S04：以氢气为还原剂，将第一鳍部的二氧化硅材料还原为单质硅，以形成第二鳍部；步骤S05：去除第二鳍部下方以外区域的硬掩模层和介质层材料；步骤S06：在第二鳍部的顶部和侧壁形成横跨第二鳍部的栅极结构。本发明避免了直接对硅材料进行刻蚀，降低了刻蚀工艺难度，可以精确控制鳍部的宽度和高度，并可与常规硅基超大规模集成电路制造技术兼容，具有简单，方便，周期短的特点，降低了工艺成本。

公开(公告)号：CN109585358B

公开(公告)日：2020-11-06

申请号：CN201811312576.6

申请日：2018-11-06

申请人： 上海集成电路研发中心有限公司

发明人： 曾绍海 ,  左青云 ,  李铭

IPC分类号： H01L21/762

摘要： 本发明公开了一种形成浅沟槽隔离的方法，包括如下步骤：S01：在衬底上形成垂直于衬底的鳍结构；S02：以四氯化硅和氧气为刻蚀气体，对相邻鳍结构之间的衬底进行刻蚀，得到从衬底上方到下方逐渐变窄的浅沟槽隔离以及覆盖在所述鳍结构侧壁和上表面的氧化硅层；S03：去除上述的氧化硅层，形成位于鳍结构之间的浅沟槽隔离。本发明提供的一种形成浅沟槽隔离的方法，采用不同的刻蚀方式形成鳍结构和浅沟槽隔离，从而同时满足鳍结构以及浅沟槽隔离与衬底表面的不同夹角需求。

公开(公告)号：CN110911350A

公开(公告)日：2020-03-24

申请号：CN201911156761.5

申请日：2019-11-22

申请人： 上海集成电路研发中心有限公司

发明人： 曾绍海 ,  李铭 ,  易春艳

IPC分类号： H01L21/768

摘要： 本发明公开了一种斜孔的形成方法，包括以下步骤：步骤S01：提供一半导体衬底，在所述半导体衬底上形成光刻图形；步骤S02：以所述光刻图形为掩模，并采用第一倾斜角度对所述半导体衬底进行离子注入氧气；步骤S03：通过退火，在所述半导体衬底中形成具有第二倾斜角度的氧化物层；步骤S04：对所述半导体衬底进行刻蚀，去除所述氧化物层，在所述半导体衬底中形成斜孔。本发明解决了现有刻蚀技术无法刻蚀斜孔的问题，并可与常规硅基超大规模集成电路制造技术兼容，具有简单，方便，周期短的特点，能显著降低工艺成本。

公开(公告)号：CN110911279A

公开(公告)日：2020-03-24

申请号：CN201911156747.5

申请日：2019-11-22

申请人： 上海集成电路研发中心有限公司

发明人： 曾绍海 ,  李铭

IPC分类号： H01L21/311

摘要： 本发明公开了一种斜孔的形成方法，包括以下步骤：步骤S01：提供一半导体衬底，在所述半导体衬底上形成氧化物层；步骤S02：在所述氧化物层上形成光刻图形，以所述光刻图形为掩模，并采用第一倾斜角度对所述氧化物层进行离子注入氢气；步骤S03：通过退火，在所述氧化物层中形成具有第二倾斜角度的所述氧化物层的还原物层；步骤S04：去除位于所述还原物层之间剩余的所述氧化物层，在所述还原物层中形成斜孔。本发明解决了现有刻蚀技术无法刻蚀斜孔的问题，并可与常规硅基超大规模集成电路制造技术兼容，具有简单，方便，周期短的特点，能显著降低工艺成本。

公开(公告)号：CN104409351B

公开(公告)日：2018-04-06

申请号：CN201410686773.X

申请日：2014-11-25

申请人： 上海集成电路研发中心有限公司

发明人： 曾绍海 ,  李铭

IPC分类号： H01L21/336

摘要： 本发明公开了一种PMOS晶体管的形成方法，其通过在填充锗硅以形成源漏区之前，先对栅极的侧墙进行碳离子注入和退火工艺，使碳原子与侧墙表面的硅断键相结合，以消除硅断键，从而在后续填充锗硅时，阻止锗原子以及掺杂的硼原子与硅断键相结合，从而抑制栅极侧墙表面锗硅的淀积，改善侧墙缺陷。本发明较佳地还可使注入的碳原子与侧墙表面的氮断键相结合，以消除氮断键。本发明工艺与现有工艺兼容，具有较大应用价值。

公开(公告)号：CN103956378B

公开(公告)日：2018-01-26

申请号：CN201410174827.4

申请日：2014-04-28

申请人： 上海集成电路研发中心有限公司

发明人： 曾绍海

IPC分类号： H01L29/45 ,  H01L21/28 ,  H01L21/768

摘要： 本发明提供了具有镍铟硅化物的半导体器件、形成镍铟硅化物的方法以及形成具有镍铟硅化物的半导体器件的方法，利用了金属镍和铟容易形成合金化合物的特点，在镍金属层中注入金属铟，然后经热退火工艺形成镍铟硅化物；镍铟硅化物不仅具有较低的电阻率，而且具有较低的耗硅量，从而可以提高器件的电参数；采用本发明的方法，不仅有效地克服了现有工艺中金属镍和氧易发生反应的问题，而且还避免了采用钛金属覆盖层的工艺导致器件漏电现象的发生，从而有效地提高了器件的电参数；同时，本发明的方法，可以与传统的体硅工艺相兼容，降低了生产成本。

公开(公告)号：CN104241141A

公开(公告)日：2014-12-24

申请号：CN201410509890.9

申请日：2014-09-28

申请人： 上海集成电路研发中心有限公司

发明人： 曾绍海 ,  李铭 ,  易春艳

IPC分类号： H01L21/336 ,  H01L21/20 ,  H01L29/78

CPC分类号： H01L29/66636 ,  H01L21/02532 ,  H01L29/165 ,  H01L29/7848

摘要： 本发明公开了一种用于制作嵌入式硅锗应变PMOS器件的方法，通过在对PMOS源漏凹槽内采用选择性外延生长应变硅锗合金应力层前，先在平面的半导体基底上外延生长一层硅锗合金层和单晶硅层，然后，再以此硅锗合金层作为基底，在其上采用选择性外延的方法继续生长应变硅锗合金应力层，避免了在后续外延生长应变硅锗合金应力层时锗和基底硅的直接接触，从而抑制了在SiGe/Si界面处形成缺陷的现象，在确保对PMOS器件的沟道施加适当的应力的同时，又能够抑制现有技术存在的由于SiGe/Si界面处存在缺陷而引起的结漏电现象，进而提高PMOS器件的整体电学性能，并可与现有的工艺很好地兼容。

公开(公告)号：CN104008977A

公开(公告)日：2014-08-27

申请号：CN201410260761.0

申请日：2014-06-12

申请人： 上海集成电路研发中心有限公司

发明人： 曾绍海 ,  李铭 ,  左青云

IPC分类号： H01L21/336 ,  H01L21/20

CPC分类号： H01L29/66636 ,  H01L21/02532 ,  H01L21/0262 ,  H01L21/02636 ,  H01L21/26506 ,  H01L21/26513 ,  H01L21/266 ,  H01L21/324 ,  H01L29/161 ,  H01L29/165 ,  H01L29/7848 ,  H01L21/02381 ,  H01L21/0245

摘要： 本发明公开了一种嵌入式锗硅应变PMOS器件结构的制作方法，通过在对PMOS源漏凹槽区域采用选择性外延生长SiGe前，先对源漏凹槽区域进行金属Ge的注入，并通过退火使Ge和衬底的Si形成SiGe合金，然后，再以SiGe合金作为衬底，在其上采用选择性外延的方法继续生长应变SiGe层，从而避免了在外延生长SiGe时和衬底硅的直接接触，抑制了在SiGe/Si界面处形成缺陷，在确保对PMOS器件的沟道施加适当的应力的同时，又能够抑制由于SiGe/Si界面处存在缺陷而引起的结漏电现象，进而提高PMOS器件的整体电学性能，并可与现有的工艺很好地兼容。