星载ADS-B信号报头检测系统及方法

    公开(公告)号:CN107888336B

    公开(公告)日:2020-10-23

    申请号:CN201711081745.5

    申请日:2017-11-06

    Abstract: 本发明提出一种星载ADS‑B信号报头检测系统及方法,该系统包括:包络提取模块,用以对接收到的两路正交信号的基带信号进行包络提取,得到包络信号;AGC模块,连接所述包络提取模块的输出端,用以对所述包络信号进行自动增益控制;滤波模块,连接所述AGC模块的输出端,用以对经AGC模块处理后的包络信号进行滤波处理;数字锁相环,连接所述滤波模块的输出端,用以实现本地时钟对经滤波模块处理后的信号的跟踪,输出位同步脉冲;报头框架检测模块,用以根据所述位同步脉冲的位置采集报头数据,与预设报头数据格式进行帧同步,若帧同步能够锁定则框架检测通过,得到报头框架。克服传统ADS‑B接收机灵敏度不够的问题。

    星载ADS-B信号报头检测系统及方法

    公开(公告)号:CN107888336A

    公开(公告)日:2018-04-06

    申请号:CN201711081745.5

    申请日:2017-11-06

    Abstract: 本发明提出一种星载ADS-B信号报头检测系统及方法,该系统包括:包络提取模块,用以对接收到的两路正交信号的基带信号进行包络提取,得到包络信号;AGC模块,连接所述包络提取模块的输出端,用以对所述包络信号进行自动增益控制;滤波模块,连接所述AGC模块的输出端,用以对经AGC模块处理后的包络信号进行滤波处理;数字锁相环,连接所述滤波模块的输出端,用以实现本地时钟对经滤波模块处理后的信号的跟踪,输出位同步脉冲;报头框架检测模块,用以根据所述位同步脉冲的位置采集报头数据,与预设报头数据格式进行帧同步,若帧同步能够锁定则框架检测通过,得到报头框架。克服传统ADS-B接收机灵敏度不够的问题。

    基于SRAM FPGA的星载抗单粒子效应加固方法

    公开(公告)号:CN113296820B

    公开(公告)日:2023-01-24

    申请号:CN202110682832.6

    申请日:2021-06-18

    Abstract: 本申请提供了一种基于SRAM FPGA的星载抗单粒子效应加固方法,所述方法包括以下步骤:S1、目标FPGA端建立SEM核,并创建串/并转换模块和SEM状态监测模块,生成配置程序文件;S2、反熔丝FPGA通过RS422接口接收和存储配置程序,将配置程序同时存入三个具有相同映射地址的配置区中;S3、通过反熔丝FPGA对目标FPGA进行加载,包括:分别从三个不同的配置区读取相同的数据,并进行比对;S4、反熔丝FPGA对SEM核进行监控,对发生单粒子翻转的数据帧进行替换。

    抗辐照栅氧击穿型PROM存储器编程后老化试验装置和方法

    公开(公告)号:CN106782667B

    公开(公告)日:2020-06-30

    申请号:CN201611041190.7

    申请日:2016-11-11

    Abstract: 本发明提供了一种抗辐照栅氧击穿型PROM存储器编程后老化试验方法和装置,方法包括:步骤1,将编程后的抗辐照栅氧击穿型PROM存储器进行第一温度烘焙,持续至少64小时后完成静态老化,所述第一温度为140~150℃;步骤2,调整温度至第二温度,向静态老化后的所述存储器发送激励信号,并采集所述存储器响应所述激励信号获得的信号处理数据,持续至少160小时后完成动态老化,所述第二温度为100~125℃;步骤3,根据预存的校验数据对所述信号处理数据进行校验。本发明能够让所述编程后的抗辐照栅氧击穿型PROM存储器度过早期失效期,将潜在的缺陷尽早暴露,剔除缺陷芯片。

    一种基于FPGA的动态虚拟信道调度器及其调度方法

    公开(公告)号:CN103582147A

    公开(公告)日:2014-02-12

    申请号:CN201210274792.2

    申请日:2012-08-03

    Abstract: 本发明公开了一种基于FPGA的动态虚拟信道调度器及其调度方法,属于高级在轨系统(AOS:Advanced Orbiting System)技术领域,应用于载人飞行器、卫星与导弹等有高可靠性要求的数据处理与传输领域。硬件系统由虚拟信道输入接口、调度控制器、数据输出接口模块、程序存储器、指令注入模块、遥测返回接口模块、晶体振荡器和电源控制部分组成。本发明解决了在航天器在轨飞行期间动态改变数据链路虚拟信道调度策略和输出速率,以及在优先级切换时保证数据输出连续性等问题。本发明通过虚拟信道调度技术将AOS虚拟信道调度效率提高到了98%以上,支持32种优先级和3种速率模式在轨切换。

    一种用于FPGA的抗单粒子翻转加固系统及其方法

    公开(公告)号:CN103325411B

    公开(公告)日:2016-05-04

    申请号:CN201310246133.2

    申请日:2013-06-20

    Abstract: 本发明提供了一种用于FPGA的抗单粒子翻转加固系统,其包括时钟脉冲源、回读刷新控制器件、外部配置输入、FPGA、PROM、外部通信接口,所述时钟脉冲源、外部配置输入单元、FPGA、PROM以及外部通信接口分别与所述回读刷新控制器件连接;其中所述时钟脉冲源向所述回读刷新控制器件提供时钟脉冲,所述外部配置输入单元通过输入选择信号对系统的初始数据进行配置,所述PROM为可编程只读寄存器,其内存放有所述FPGA的原始配置数据,所述回读刷新控制器件完成对所述FPGA的配置数据的加载、回读以及刷新,所述外部通信接口为用户提供对系统发送遥控指令与接收系统的遥测指令的接口。

    基于FPGA的自适应链路层差错控制方法及装置

    公开(公告)号:CN103684656A

    公开(公告)日:2014-03-26

    申请号:CN201210319849.6

    申请日:2012-09-03

    Abstract: 一种基于FPGA的自适应链路层差错控制方法及装置,所述基于FPGA的自适应链路层差错控制方法包括:对存入缓存的荷载数据的包头进行滑位找头,并以第一比特阈值进行包头容错,确认所述包头错误的比特数大于第二比特阈值时,置位该包头的错误标志位有效,且停止向空间飞行器发送码元;确认该错误标志位有效的包头存入所述缓存后,若所述缓存中的荷载字节数大于第一字节阈值,则下传该错误标志位有效的包头所属的荷载数据,否则清空所述缓存中的荷载数据。本发明的技术方案保证了载荷数据能被最大限度的下传,而又能自适应的进行差错控制。

    一种用于FPGA的抗单粒子翻转加固系统及其方法

    公开(公告)号:CN103325411A

    公开(公告)日:2013-09-25

    申请号:CN201310246133.2

    申请日:2013-06-20

    Abstract: 本发明提供了一种用于FPGA的抗单粒子翻转加固系统,其包括时钟脉冲源、回读刷新控制器件、外部配置输入、FPGA、PROM、外部通信接口,所述时钟脉冲源、外部配置输入单元、FPGA、PROM以及外部通信接口分别与所述回读刷新控制器件连接;其中所述时钟脉冲源向所述回读刷新控制器件提供时钟脉冲,所述外部配置输入单元通过输入选择信号对系统的初始数据进行配置,所述PROM为可编程只读寄存器,其内存放有所述FPGA的原始配置数据,所述回读刷新控制器件完成对所述FPGA的配置数据的加载、回读以及刷新,所述外部通信接口为用户提供对系统发送遥控指令与接收系统的遥测指令的接口。

    基于SRAM FPGA的星载抗单粒子效应加固方法

    公开(公告)号:CN113296820A

    公开(公告)日:2021-08-24

    申请号:CN202110682832.6

    申请日:2021-06-18

    Abstract: 本申请提供了一种基于SRAM FPGA的星载抗单粒子效应加固方法,所述方法包括以下步骤:S1、目标FPGA端建立SEM核,并创建串/并转换模块和SEM状态监测模块,生成配置程序文件;S2、反熔丝FPGA通过RS422接口接收和存储配置程序,将配置程序同时存入三个具有相同映射地址的配置区中;S3、通过反熔丝FPGA对目标FPGA进行加载,包括:分别从三个不同的配置区读取相同的数据,并进行比对;S4、反熔丝FPGA对SEM核进行监控,对发生单粒子翻转的数据帧进行替换。

Patent Agency Ranking