双极结型晶体管、双极CMOS集成电路及制造方法

    公开(公告)号:CN101997028A

    公开(公告)日:2011-03-30

    申请号:CN200910194454.6

    申请日:2009-08-17

    摘要: 一种双极结型晶体管、双极CMOS集成电路及制造方法。所述双极结型晶体管包括:绝缘体上硅衬底中相邻分布的第一掺杂区和第二掺杂区,所述第一掺杂区和第二掺杂区周边环绕有第一隔离层;所述第一掺杂区中的第三掺杂区,所述第三掺杂区与所述第二掺杂区电气连接;第一掺杂区及第二掺杂区中、环绕所述第三掺杂区的第二隔离层;所述第三掺杂区及第二隔离层上的掺杂多晶硅层,所述掺杂多晶硅层、第三掺杂区、第一掺杂区分别作为双极结型晶体管的发射区、基区、集电区。所述双极结型晶体管可以制作在较薄顶层硅SOI衬底上,从而实现薄顶层硅SOI-BiCMOS工艺集成。

    基于绝缘体上硅的双极结型晶体管及其制造方法

    公开(公告)号:CN101986433A

    公开(公告)日:2011-03-16

    申请号:CN201010518397.5

    申请日:2010-10-25

    发明人: 周建华 彭树根

    摘要: 一种基于绝缘体上硅的双极结型晶体管,包括:SOI衬底,所述SOI衬底进一步包括硅基衬底以及形成在所述硅基衬底上的氧化物埋层;浅沟槽隔离,形成在所述SOI衬底内;有源区,由所述浅沟槽隔离在所述SOI衬底内定义,且所述有源区位于浅沟槽隔离之间区域;集电区,形成在所述有源区内;基区,形成在所述集电区上,并位于所述有源区表面;介质层,间隔分布在所述有源区表面;发射区,形成在所述介质层上。本发明通过在有源区的表面淀积间隔分布的介质层,且所述介质层之间具有一定的间隔,便使得形成在所述介质层上的发射区具有相同的发射区宽度,满足基于绝缘体上硅的双极结型晶体管的一致性和再现性。

    沟槽式金属氧化物半导体晶体管

    公开(公告)号:CN101819974A

    公开(公告)日:2010-09-01

    申请号:CN201010153755.7

    申请日:2010-04-22

    CPC分类号: H01L2924/0002 H01L2924/00

    摘要: 本发明公开了一种沟槽式金属氧化物半导体晶体管,所述沟槽式金属氧化物半导体晶体管包括:半导体衬底;依次形成于所述半导体衬底中的外延层和沟道区;形成于所述半导体衬底中的多个凹槽;形成于所述多个凹槽中的栅极;形成于所述凹槽与栅极之间的栅极介质层;形成于对应的沟道区内并位于凹槽两侧的源极区;形成于所述半导体衬底上的绝缘层;贯穿所述绝缘层并伸入到对应的源极区内和对应的沟道区内的源极接触插塞;贯穿所述绝缘层的栅极接触插塞,所述栅极接触插塞的底端面与所对应的栅极的顶端面齐平,本发明可提高半导体器件的稳定性。

    沟槽式场效应管及其制备方法

    公开(公告)号:CN101764155A

    公开(公告)日:2010-06-30

    申请号:CN200910198989.0

    申请日:2009-11-18

    IPC分类号: H01L29/78 H01L21/336

    摘要: 一种沟槽式场效应管及其制备方法,属于半导体器件领域,通过在沟槽底部的栅氧化层与沟槽多晶硅栅之间引入一厚度较厚的绝缘层,增加了多晶硅栅和外延层以及作为漏区的衬底层之间的相对距离,即相当于增加了栅-漏电容两极板间的距离,从而在不改变多晶硅栅面积、不增大器件导通电阻的前提下,减小了沟槽式场效应管的栅-漏电容,大大缩短了沟槽式场效应管在开关过程中对栅-漏电容的充放电时间,提高了沟槽式场效应管的开关速度,降低其动态损耗,使器件性能有了很大提高。

    具有双超浅隔离结构的多点式硅晶体管

    公开(公告)号:CN101697350A

    公开(公告)日:2010-04-21

    申请号:CN200910198058.0

    申请日:2009-10-30

    发明人: 彭树根 高明辉

    摘要: 本发明揭露了一种具有双超浅隔离结构的多点式硅晶体管,其包含至少邻接的二晶体管单元,所述各晶体管单元水平设于硅基板中,且相邻晶体管单元互相对称设置,每一晶体管单元包含一第一、第二超浅沟道结构、一第一、第二型掺杂区,一介于所述第一、第二超浅沟槽结构之间的第二型轻掺杂区。第一、第二型掺杂区不但分别与第一、第二超浅沟槽结构邻接,并与第二型轻掺杂区邻接,另外在第二型轻掺杂区的表面形成一第一型射极结构。本发明能使与基极连接的基极连接导线的内阻变小,以减少整个器件的功率消耗。

    一种多阈值高压MOSFET器件

    公开(公告)号:CN101635310A

    公开(公告)日:2010-01-27

    申请号:CN200910052701.9

    申请日:2009-06-09

    摘要: 本发明提供一种多阈值高压MOSFET器件,属于金属氧化物半导体场效应晶体管技术领域。多阈值高压MOSFET器件包括栅电极、栅介质层、源极、漏极、偏移区以及半导体衬底,栅电极构图形成于栅介质层之上,通过栅电极的构图修改未被栅电极覆盖的栅介质层与被栅电极覆盖的栅介质层的面积比,导致单位面积电容Cox变化来调整所述多阈值高压MOSFET的阈值电压。该多阈值高压MOSFET器件具有阈值电压易于实现变化的特点,并且若干个多阈值高压MOSFET的栅电极的构图过程中,可以在同一掩膜版上实现若干个多阈值高压MOSFET的栅电极的构图差异化,并可以在同一次刻蚀中完成,制造工艺简单、成本低。

    一种测量栅氧化层厚度的方法

    公开(公告)号:CN101556929B

    公开(公告)日:2012-10-03

    申请号:CN200910051544.X

    申请日:2009-05-19

    IPC分类号: H01L21/66 G01B7/06

    摘要: 本发明提供一种测量栅氧化层厚度的方法,包括:将测量仪器连接到待测样品的两测试端;在上述两测试端加扫描电压Vg;记录多组上述扫描电压Vg以及其对应的电容值C;取上述扫描电压倒数Vg的倒数1/Vg,形成多个点(1/Vg,C);作出C-1/Vg图;从上述多个点(1/Vg,C)中选取多个拟合点拟合出直线,并延长上述直线与纵轴交于一点,此交点的坐标为(1/Vg=0,Cmax);以及计算上述栅氧化层厚度Tox=A*ε/Cmax。

    双极结型晶体管、双极CMOS集成电路及制造方法

    公开(公告)号:CN101997028B

    公开(公告)日:2012-07-25

    申请号:CN200910194454.6

    申请日:2009-08-17

    摘要: 一种双极结型晶体管、双极CMOS集成电路及制造方法。所述双极结型晶体管包括:绝缘体上硅衬底中相邻分布的第一掺杂区和第二掺杂区,所述第一掺杂区和第二掺杂区周边环绕有第一隔离层;所述第一掺杂区中的第三掺杂区,所述第三掺杂区与所述第二掺杂区电气连接;第一掺杂区及第二掺杂区中、环绕所述第三掺杂区的第二隔离层;所述第三掺杂区及第二隔离层上的掺杂多晶硅层,所述掺杂多晶硅层、第三掺杂区、第一掺杂区分别作为双极结型晶体管的发射区、基区、集电区。所述双极结型晶体管可以制作在较薄顶层硅SOI衬底上,从而实现薄顶层硅SOI-BiCMOS工艺集成。

    一种沟槽式场效应管制备方法

    公开(公告)号:CN102184857A

    公开(公告)日:2011-09-14

    申请号:CN201110076573.9

    申请日:2011-03-29

    IPC分类号: H01L21/336

    摘要: 本发明的沟槽式场效应管制备方法在刻蚀形成沟槽并最终形成多晶硅栅极之前,首先形成体区,使得在形成沟槽之后,沟槽表面已经形成体区掺杂,通过热氧化在沟槽内壁生成的栅氧化层的同时,由于热氧化过程使得沟槽表面的离子掺杂浓度降低,而使通过本发明的沟槽式场效应管制备方法制备的场效应管成为常开型(耗尽型)场效应管。本发明的沟槽式场效应管制备方法通过工艺步骤顺序的调换实现了从制备普通常关型(增强型)场效应管向制备常开型(耗尽型)场效应管的转换,该方法相较于现有技术的沟槽式场效应管制备方法无附加的工艺步骤和成本,工艺简单,易于实现。

    半导体结构及其制备方法

    公开(公告)号:CN102157491A

    公开(公告)日:2011-08-17

    申请号:CN201110058184.3

    申请日:2011-03-10

    摘要: 本发明提供一种半导体技术领域的半导体结构及其制备方法。所述结构包括衬底和1层或多层互连结构,其中顶层互连结构包括:多个底层金属线;多个接触栓塞;层间介电层;顶层金属线;金属熔丝,包括:阴极、阳极和熔断区,所述阴极位于至少一个其余所述接触栓塞上,所述阳极位于至少一个其余所述接触栓塞上,所述阴极下的接触栓塞和所述阳极下的接触栓塞位于不同的底层金属线上,所述熔断区分别与所述阴极和所述阳极相连;绝缘层。本发明结构和工艺都很简单,得到的熔丝厚度比较容易控制,并且熔丝厚度可以比较薄,既可以使用低能量的激光来熔断熔丝,也可以通过电流来熔断熔丝。