-
公开(公告)号：CN106024703A
公开(公告)日：2016-10-12
申请号：CN201610330429.6
申请日：2016-05-18
Applicant: 上海华虹宏力半导体制造有限公司
IPC: H01L21/768
CPC classification number: H01L21/76877
Abstract: 本发明提供一种改善RFLDMOS深沟槽金属填充形貌的方法，包括如下步骤：1)用光刻胶定义深沟槽刻蚀阻挡层介质膜的尺寸宽度；其中深沟槽刻蚀阻挡层介质膜由氧化膜/氮氧化硅/氧化膜三层叠加而成；2)深沟槽刻蚀阻挡层介质膜刻蚀；3)去除光刻胶；4)淀积的氧化膜；在淀积氧化膜时，打开的深沟槽刻蚀阻挡层介质膜的侧壁形成氧化膜层；5)进行氧化膜回刻，在介质膜侧壁形成氧化膜侧墙；6)深沟槽刻蚀，刻蚀深度为8～12μm；刻蚀时，在氧化膜侧墙下面各形成钻蚀；7)湿法腐蚀、清洗，并造成氧化膜侧墙的氧化膜损失；8)金属填充。本发明可以减弱钻蚀效应，改善深沟槽金属填充的形貌，降低器件的导通电阻，提升器件的性能。
-
公开(公告)号：CN104821290A
公开(公告)日：2015-08-05
申请号：CN201510106146.9
申请日：2015-03-11
Applicant: 上海华虹宏力半导体制造有限公司
IPC: H01L21/762
CPC classification number: H01L21/76262
Abstract: 本发明公开了一种基于选择性外延制作SOI的方法，包括：在硅衬底上淀积绝缘膜；刻蚀绝缘膜打开淀积窗口；淀积单晶硅；调节淀积气体和刻蚀气体的流量平衡比率使得最终在绝缘膜上的刻蚀速率大于单晶硅淀积速率。本发明的制作方法工艺简单，成本较低，硅外延的厚度可控。
-
公开(公告)号：CN104576428A
公开(公告)日：2015-04-29
申请号：CN201310484894.1
申请日：2013-10-16
Applicant: 上海华虹宏力半导体制造有限公司
Abstract: 本发明公开了一种膜厚度的检测方法，包括步骤：1）在硅衬底上，淀积一层阻挡层，并量测阻挡层厚度；2）在阻挡层表面淀积一层待测厚度的膜；3）在待测厚度的膜表面淀积光刻胶，然后，对光刻胶进行图形化，并且刻蚀待测厚度的膜至阻挡层，形成沟槽；4）淀积绝缘层以填充沟槽；5）利用化学机械研磨进行绝缘层平坦化，量测沟槽中的绝缘层厚度，即为步骤2）的膜厚度。本发明的方法使用快速简便，准确度高，测试范围广，同时，可以达到器件性能调整、标准片制备以及腔体中心化的目的。
-
公开(公告)号：CN102412278B
公开(公告)日：2014-08-13
申请号：CN201010291876.8
申请日：2010-09-26
Applicant: 上海华虹宏力半导体制造有限公司
IPC: H01L29/732 , H01L21/331 , H01L21/265
Abstract: 本发明公开了一种锗硅BiCMOS工艺中垂直型PNP三极管，包括：集电区、外隔离区、基区和发射区。集电区由第一P型杂质区和P型赝埋层组成；P型赝埋层形成于有源区两侧的浅槽场氧底部且和有源区邻接，通过在P型赝埋层顶部形成深孔接触引出集电极。外隔离区包括一N型赝埋层，N型赝埋层形成于有源区两侧的浅槽场氧底部且和P型赝埋层相隔一横向距离。基区包括本征基区和外基区；本征基区由形成于有源区上部的N型硅外延层组成。发射区由形成于本征基区上的P型锗硅外延层和多晶硅层组成。本发明还公开了一种锗硅BiCMOS工艺中垂直型PNP三极管的制造方法。本发明能提高器件的特征频率，能和现有工艺集成、提高器件设计灵活性。
-
公开(公告)号：CN107919271B
公开(公告)日：2020-04-14
申请号：CN201711075656.X
申请日：2017-11-06
Applicant: 上海华虹宏力半导体制造有限公司
IPC: H01L21/02 , H01L21/033 , H01L21/306 , H01L21/311 , H01L21/3115
Abstract: 本发明公开了一种沟槽外延的填充方法，包括步骤：形成由第一氧化层、第二氮化层和第三氧化层叠加形成的硬质掩模层；进行第一次全面离子注入以破坏第三氧化层的分子键；光刻定义出沟槽的形成区域；去除沟槽的形成区域中的硬质掩模层；对半导体衬底进行刻蚀形成沟槽；进行第一次湿法刻蚀工艺以去除第三氧化层；形成牺牲氧化层；进行第二次全面离子注入以破坏牺牲氧化层的分子键；进行第二次湿法刻蚀工艺以去除牺牲氧化层；去除第二氮化层；进行外延生长形成沟槽外延层填充所述沟槽。本发明能减少第一氧化层被横向刻蚀的量，能防止或减少相邻沟槽中外延层延伸到沟槽外并产生合并，从而能消除或减少应力以及避免产生的位错，提高器件的性能。
-
Patent Agency Ranking
公开(公告)号：CN107731733A
公开(公告)日：2018-02-23
申请号：CN201711075799.0
申请日：2017-11-06
Applicant: 上海华虹宏力半导体制造有限公司
IPC: H01L21/762 , H01L21/02
Abstract: 本发明公开了一种沟槽外延的填充方法，包括步骤：在半导体衬底表面形成由第一氧化层、第二氮化层和第三氧化层叠加形成的硬质掩模层；光刻定义出沟槽的形成区域，进行刻蚀形成硬质掩模层开口；在硬质掩模层开口的侧面形成由第四氮化层组成的侧墙；对半导体衬底进行刻蚀形成沟槽；去除第三氧化层；形成牺牲氧化层并去除；去除第二氮化层和侧墙；进行外延生长形成沟槽外延层填充沟槽，利用所述第一氧化层不被横向刻蚀的特征使外延生长过程中所述沟槽外延层仅在所述沟槽的底部表面和侧面生长。本发明能防止相邻沟槽中外延层延伸到沟槽外并形成合并结构，从而能消除由于沟槽外延层的合并而产生的应力以及避免由此产生的位错，提高器件的性能。
-
公开(公告)号：CN104576428B
公开(公告)日：2017-10-24
申请号：CN201310484894.1
申请日：2013-10-16
Applicant: 上海华虹宏力半导体制造有限公司
Abstract: 本发明公开了一种膜厚度的检测方法，包括步骤：1）在硅衬底上，淀积一层阻挡层，并量测阻挡层厚度；2）在阻挡层表面淀积一层待测厚度的膜；3）在待测厚度的膜表面淀积光刻胶，然后，对光刻胶进行图形化，并且刻蚀待测厚度的膜至阻挡层，形成沟槽；4）淀积绝缘层以填充沟槽；5）利用化学机械研磨进行绝缘层平坦化，量测沟槽中的绝缘层厚度，即为步骤2）的膜厚度。本发明的方法使用快速简便，准确度高，测试范围广，同时，可以达到器件性能调整、标准片制备以及腔体中心化的目的。
-
公开(公告)号：CN103094107B
公开(公告)日：2016-06-08
申请号：CN201110332561.8
申请日：2011-10-28
Applicant: 上海华虹宏力半导体制造有限公司
IPC: H01L21/336
Abstract: 本发明公开了一种深沟槽的硅外延填充方法，包括如下步骤：步骤1，在硅衬底上生长N型硅外延层；步骤2，采用硬掩膜的干法刻蚀在N型硅外延层上形成沟槽，沟槽刻蚀后沟槽顶部有硬掩膜；步骤3，采用含氯的硅源气体、卤化物气体、氢气以及掺杂气体的混合气体在沟槽内进行第一硅外延生长，形成第一P型硅外延层；步骤4，采用硅烷、氢气和掺杂气体的混合气体在N型硅外延层上的硬掩膜上和第一P型硅外延层上进行生长，在第一P型硅外延层上形成第二P型硅外延层，在硬掩膜上形成多晶硅或非晶硅。本发明能解决深沟槽填充CMP研磨无法精确控制的问题，且提高了深沟槽硅外延填充的生产效率。
-
公开(公告)号：CN107731733B
公开(公告)日：2019-12-10
申请号：CN201711075799.0
申请日：2017-11-06
Applicant: 上海华虹宏力半导体制造有限公司
IPC: H01L21/762 , H01L21/02
Abstract: 本发明公开了一种沟槽外延的填充方法，包括步骤：在半导体衬底表面形成由第一氧化层、第二氮化层和第三氧化层叠加形成的硬质掩模层；光刻定义出沟槽的形成区域，进行刻蚀形成硬质掩模层开口；在硬质掩模层开口的侧面形成由第四氮化层组成的侧墙；对半导体衬底进行刻蚀形成沟槽；去除第三氧化层；形成牺牲氧化层并去除；去除第二氮化层和侧墙；进行外延生长形成沟槽外延层填充沟槽，利用所述第一氧化层不被横向刻蚀的特征使外延生长过程中所述沟槽外延层仅在所述沟槽的底部表面和侧面生长。本发明能防止相邻沟槽中外延层延伸到沟槽外并形成合并结构，从而能消除由于沟槽外延层的合并而产生的应力以及避免由此产生的位错，提高器件的性能。
-
公开(公告)号：CN104787719B
公开(公告)日：2017-03-15
申请号：CN201510107047.2
申请日：2015-03-11
Applicant: 上海华虹宏力半导体制造有限公司
Abstract: 本发明公开了一种微电子机械系统压力传感器的制造方法，包括：对硅衬底进行表面平坦；沉积形成牺牲层；沉积形成保护层；光刻形成接触孔；进行SiGe淀积；SiGe刻蚀形成释放孔；去除牺牲层。本发明电子机械系统压力传感器的制造方法能避免牺牲层开裂造成SiGe沉积嵌入到牺牲层开裂区域，提高器件的性能和产品良品率。
-
-
-
-
-
-
-
-
-
Search Results
23
records
(took 0.039 seconds)
