-
-
公开(公告)号：CN103761213A
公开(公告)日：2014-04-30
申请号：CN201410052187.X
申请日：2014-02-14
Applicant: 上海交通大学
IPC: G06F15/76
Abstract: 本发明提供了一种基于循环流水计算的片上阵列系统，包括片上总线协议接口接收并解释高级精简指令集处理器的命令流，翻译成相应的控制代码后，对内嵌式直接存储器访问单元、内部存储器、阵列控制单元进行配置和协调；处理单元阵列为4乘4的处理单元组成的阵列，每行处理单元之间由一级路由器连接，处理单元阵列在阵列控制单元的控制下进行循环流水运算，每个处理单元接收路由器发送的配置指令来完成相应的计算；内部存储器分成并行工作的两个存储体；整个处理单元阵列通过内嵌式直接存储器访问单元与外部存储器进行数据的交换。本发明能够实现明显的性能增益，并在实现复杂度、运行效率与通用性中达到了一个权衡。
-
公开(公告)号：CN103413001A
公开(公告)日：2013-11-27
申请号：CN201310363315.8
申请日：2013-08-19
Applicant: 上海交通大学
IPC: G06F17/50
Abstract: 本发明公开一种硅通孔三维耦合串扰噪声模型及其建模方法，该建模方法包括如下步骤：输入TSV制造工艺信息；依照实际生产的TSV互连结构，将垂直高度分为几段，计算每段或每层中各个材料的阻抗；由制造工艺偏差所引入的相同介质层阻抗偏差，可通过将高度分段细化，单独计算各段阻抗值获得，将计算后的各段阻抗连接构成RCGL电路模型；计算相邻TSV构成的双端口RCGL电路间的噪声传输函数表达式，本发明将模型细化为不同高度段，可有效用于TSV故障模型的建立，经验证，本发明具有较高的准确度，并且建模快速，有着很好的可扩展性。
-
-
公开(公告)号：CN103745069A
公开(公告)日：2014-04-23
申请号：CN201410037785.X
申请日：2014-01-26
Applicant: 上海交通大学
Abstract: 本发明提供了一种三维集成电路中TSV的信号传输及功耗模型的建立方法，包括：根据工艺参数计算物理模型的等效RLGC电路模型各部分的阻抗；根据高频信号传输条件下的平行双线耦合模型和等效RLGC电路模型的各部分的阻抗生成等效RLGC电路模型；根据等效RLGC电路模型得到简化得到单个TSV动态功耗电路模型，计算单个TSV动态功耗电路模型中的TSV动态功耗。本发明得到的等效RLGC电路模型和单个TSV动态功耗电路模型有着快速便捷、准确性高的优点，方便地了解TSV传输特性，及便捷地了解单个TSV动态功耗电路模型中的TSV动态功耗情况。
-
Patent Agency Ranking
公开(公告)号：CN1741383A
公开(公告)日：2006-03-01
申请号：CN200510029298.X
申请日：2005-09-01
Applicant: 上海交通大学
IPC: H03K5/1252
Abstract: 一种集成电路技术领域的自适应噪声抑制I/O单元驱动电路，包括：自适应检测控制模块和驱动模块，自适应检测模块的构成包括：对I/O单元输出信号进行反馈检测的单元和消除电源及地端感应抖动的单元，和用于调整驱动输出模块的驱动能力时延电路单元；驱动模块包括两级尺寸不同的串联MOS管，大尺寸串联MOS管构成第一级输出驱动电路，小尺寸串联MOS管构成第二级驱动电路。对本发明提出的自适应噪声抑制I/O单元驱动电路结构进行仿真输出波形测试的结果证明，I/O单元输出信号高低电平转换间的电压过冲情况得到了有效的抑制；同时由于大尺寸MOS管驱动电路的存在，输出信号的电平转换速度较为理想；此外，输出波形的抖动也有了明显的改善。
-
公开(公告)号：CN103761196A
公开(公告)日：2014-04-30
申请号：CN201410052185.0
申请日：2014-02-14
Applicant: 上海交通大学
IPC: G06F12/08
Abstract: 本发明提供了一种二维块数据存储系统，包括：片上主存，用于存储由二维块数据分成的4乘4的原子块；主核处理器，用于将原子块分配到相应原子块；与主核处理器通过配置总线连接的多核阵列，包括64个轻量级处理器、64个高速存储单元、16个块间传输模块和块内传输模块；与所述多核阵列通过访问总线连接的直接存储器访问设备，所述直接存储器访问设备通过多层总线与所述片上主存连接；与所述直接存储器访问设备连接的高速缓存，能够减轻轻量级处理器和片上主存间的不平衡性，及解决一维二维之间的不匹配的问题。
-
公开(公告)号：CN103744644B
公开(公告)日：2017-03-01
申请号：CN201410014522.7
申请日：2014-01-13
Applicant: 上海交通大学
IPC: G06F9/38
Abstract: 本发明提供一种采用四核结构搭建的四核处理器系统及数据交换方法，所述系统包括：采用单程序段多数据方式处理数据，系统包括4个精简指令集架构的微处理器内核，每个微处理器内核包括：指令存储器，用于存储指令；核内数据存储器，用于存储数据；中央处理器，用于根据输入的指令和数据执行相应的操作，更新中央处理器内部的寄存器堆和外部的数据存储器。本发明利用算法的并行性，提高算法的执行效率，另外通过共享寄存器以及在微处理器内核和外部的数据存储器之间搭建多层总线的两种数据交换方式建立四核处理器各内核间的数据通路，改善四核处理器并行处理数据时的性能，提高数据交换效率。
-
公开(公告)号：CN102882783A
公开(公告)日：2013-01-16
申请号：CN201210380255.6
申请日：2012-10-09
Applicant: 上海交通大学
IPC: H04L12/715
Abstract: 本发明公开一种基于TSV的三维集成电路的片上网络的拓扑架构及路由方法，该架构至少包括一TSV通信节点及多个普通路由节点，该TSV通信节点挂载TSV纵向通信系统，该普通路由节点挂载该片上网络系统所需的IP核资源，该多个普通路由节点包围该TSV通信节点，通过本发明，实现了一种符合当前TSV技术参数的NoC三维拓扑结构，并基于该架构，实现了基于确定性XY路由算法的拓展路由方法，提高了NoC系统的可靠性。
-
公开(公告)号：CN115546288A
公开(公告)日：2022-12-30
申请号：CN202211211698.2
申请日：2022-09-30
Applicant: 上海交通大学
Inventor： 谢憬
IPC: G06T7/70 , G06V10/764 , G06V10/80 , G06V10/82 , G06V20/40
Abstract: 本发明提供的一种用于展馆观众的2.5D全局定位方法、系统、设备及介质，涉及元宇宙以及人工智能技术领域，包括：步骤S1：将全局坐标系的零Z轴平面置于定位域中，对整个场景划分全局网格点，并将所述全局网格点投影到每个相机中获得视频图像的图像网格点；步骤S2：根据所述图像网格点获取最近邻点；步骤S3：取多个相机获取所述邻点的均值，作为目标的全局位置。本发明能够调节定位的精度，并避免三维重建带来的算法复杂度。
-
-
-
-
-
-
-
-
-
Search Results
13
records
(took 0.019 seconds)
