-
公开(公告)号：CN1411149A
公开(公告)日：2003-04-16
申请号：CN02132189.2
申请日：2002-08-26
Applicant: 三菱电机株式会社
IPC: H03K19/0175
CPC classification number: H03K19/017581 , H01L2224/05554 , H01L2224/48091 , H01L2224/48137 , H03K17/164 , Y10T307/50 , H01L2924/00014
Abstract: 本发明旨在提供这样的半导体集成电路，它可在封装后进行驱动能力的最适化，由此抑制噪声的发生并降低电力消耗。由于能够对只在多片封装件(MCP)内部使用的内部输入输出端子和内部输出端子的全部或一部分作可变设定，在封装前的单晶片测试时可以强化其驱动能力，以充分驱动附接在测试器和内部输入输出端子或内部输出端子之间的大负载；并且在封装后可以弱化其驱动能力，以抑制噪声的发生并降低电力消耗。
-
公开(公告)号：CN1235279C
公开(公告)日：2006-01-04
申请号：CN03107221.6
申请日：2003-03-17
Applicant: 三菱电机株式会社
CPC classification number: G01R31/2884 , H01L2224/05554 , H01L2224/48091 , H01L2224/48137 , H01L2224/49175 , H01L2924/3011 , H01L2924/00014 , H01L2924/00
Abstract: 可以获得一种能够获得晶片测试时所要求的驱动功率，并且能够防止正常动作时发生驱动噪声和抑制消费电流并驱动其他半导体装置的驱动尺寸。具有与多芯片封装内的其他半导体装置连接的第1焊盘；晶片测试时通过探针连接的第2焊盘；驱动与第1焊盘连接的其他半导体装置的第1缓冲器；受第1缓冲器驱动、以比第1缓冲器的驱动功率还大的驱动功率驱动连接在第2焊盘的测试机的负荷容量、受外部提供的控制信号控制而处于导通/截止状态的第2缓冲器。
-
Patent Agency Ranking
公开(公告)号：CN1218482C
公开(公告)日：2005-09-07
申请号：CN02132189.2
申请日：2002-08-26
Applicant: 三菱电机株式会社
IPC: H03K19/0175
CPC classification number: H03K19/017581 , H01L2224/05554 , H01L2224/48091 , H01L2224/48137 , H03K17/164 , Y10T307/50 , H01L2924/00014
Abstract: 本发明旨在提供这样的半导体集成电路，它可在封装后进行驱动能力的最造化，由此抑制噪声的发生并降低电力消耗。由于能够对只在多片封装件(MCP)内部使用的内部输入输出端子和内部输出端子的全部或一部分作可变设定，在封装前的单晶片测试时可以强化其驱动能力，以充分驱动附接在测试器和内部输入输出端子或内部输出端子之间的大负载；并且在封装后可以弱化其驱动能力，以抑制噪声的发生并降低电力消耗。
-
公开(公告)号：CN1110856C
公开(公告)日：2003-06-04
申请号：CN97125547.4
申请日：1997-12-12
Applicant: 三菱电机株式会社
IPC: H01L27/108 , G01R31/3183
Abstract: 目的是得到一种在单一芯片上混合装载了SDRAM和逻辑电路的半导体集成电路装置。具备具有在普通的SDRAM核心中将从外部被输入的外部控制信号译码为内部控制信号的功能的SDRAM控制器。
-
公开(公告)号：CN1195891A
公开(公告)日：1998-10-14
申请号：CN97125547.4
申请日：1997-12-12
Applicant: 三菱电机株式会社
IPC: H01L27/108 , G01R31/3183
Abstract: 目的是得到一种在单一芯片上混合装载了SDRAM和逻辑电路的半导体集成电路装置。具备具有在普通的SDRAM核心中将从外部被输入的外部控制信号译码为内部控制信号的功能的SDRAM控制器。
-
公开(公告)号：CN1472885A
公开(公告)日：2004-02-04
申请号：CN03107221.6
申请日：2003-03-17
Applicant: 三菱电机株式会社
IPC: H03H17/00
CPC classification number: G01R31/2884 , H01L2224/05554 , H01L2224/48091 , H01L2224/48137 , H01L2224/49175 , H01L2924/3011 , H01L2924/00014 , H01L2924/00
Abstract: 可以获得一种能够获得晶片测试时所要求的驱动功率，并且能够防止正常动作时发生驱动噪声和抑制消费电流并驱动其他半导体装置的驱动尺寸。具有与多芯片封装内的其他半导体装置连接的第1焊盘；晶片测试时通过探针连接的第2焊盘；驱动与第1焊盘连接的其他半导体装置的第1缓冲器；受第1缓冲器驱动、以比第1缓冲器的驱动功率还大的驱动功率驱动连接在第2焊盘的测试机的负荷容量、受外部提供的控制信号控制而处于导通/截止状态的第2缓冲器。
-
公开(公告)号：CN1404065A
公开(公告)日：2003-03-19
申请号：CN02127279.4
申请日：2002-07-31
Applicant: 三菱电机株式会社
CPC classification number: G06F11/1012
Abstract: 在存储电路中，即使发生局部地同时发生多个位错误的多位软错误也可以进行错误纠正。在向存储单元阵列21进行给例如4位的数据附加了3位的奇偶位后的7位数据的读出/写入动作时，对各7位数据进行错误纠正。在存储阵列21中，沿字线方向规定了例如分割为各4位的存储单位31～37，将7位数据向存储单元阵列21写入时，在字线方向7位数据中相互不同的1位作为写入位数据写入各个存储单位31～37，在7位数据中，写入位数据具有7位的间隔。错误纠正电路24a～24d分别以7位数据为单位进行7位数据的错误纠正。
-
-
-
-
-
-
Search Results
7
records
(took 0.015 seconds)
