-
公开(公告)号：CN1435888A
公开(公告)日：2003-08-13
申请号：CN03104204.X
申请日：2003-01-29
Applicant: 三菱电机株式会社
IPC: H01L27/11 , H01L21/8244
CPC classification number: H01L27/11 , G11C11/412 , G11C11/4125 , H01L27/1104
Abstract: 在具有分别具备了2个n型大容量存取晶体管和n型大容量激励晶体管及p型大容量负载晶体管的全CMOS型存储单元的半导体存储装置中，相对存储节点被连接的充电容量附加用的充电容量体由绝缘膜及导电膜构成，该绝缘膜及导电膜在上述第1及第2单元节点的上侧被直接形成。由此，提供一种不伴随单元面积的增大，在单元节点中附加充电容量，软错误耐性优异的半导体存储装置。
-
公开(公告)号：CN1187833C
公开(公告)日：2005-02-02
申请号：CN01133172.0
申请日：2001-09-18
Applicant: 三菱电机株式会社
Inventor： 大林茂树
IPC: H01L27/105
CPC classification number: H01L27/11 , H01L27/1104 , H01L27/1203 , Y10S257/903
Abstract: 本发明SRAM的存储单元，有不同导电型的3个阱顺序排列的全CMOS单元结构，具备从第1及第2栅极(3、4)上延至所定的MOS晶体管的杂质区域上并根据第1及第2栅极(3、4)自调整地形成的第1及第2接触孔，和在该接触孔内形成的第1及第2局部布线(7、8)。
-
公开(公告)号：CN1356726A
公开(公告)日：2002-07-03
申请号：CN01125516.1
申请日：2001-08-10
Applicant: 三菱电机株式会社
Inventor： 大林茂树
IPC: H01L27/11 , H01L21/8244
CPC classification number: H01L27/1203 , G11C11/412 , H01L27/11 , H01L27/1104 , Y10S257/903
Abstract: 一种半导体存储装置及其制造方法,本发明的SRAM的存储单元包含第1和第2存取MOS晶体管(Q5、Q6)、第1和第2驱动MOS晶体管(Q1、Q2)以及第1和第2负载MOS晶体管(Q3、Q4)。在分别形成第1和第2驱动MOS晶体管(Q1、Q2)的栅以及第1和第2负载MOS晶体管(Q3、Q4)的栅的第1和第2栅(3、4)上形成绝缘层。在该绝缘层上形成用于在第1和第2栅(3、4)之间形成电容的第1和第2导电层(5、6)。而且,形成连接第1栅(3)与第2导电层(6)的第1局部布线(7)和连接第2栅(4)与第1导电层(5)的第2局部布线(8)。
-
公开(公告)号：CN1181505A
公开(公告)日：1998-05-13
申请号：CN97109942.1
申请日：1997-03-31
Applicant: 三菱电机株式会社
IPC: G01R31/26
CPC classification number: G11C29/02 , G06F11/006
Abstract: 根据压焊区的电位从外部用非破坏方法检测设定内部功能的压焊选择功能。设有活化时根据特定压焊区(22)的电位将连接内部电路的压焊区有选择地导电性地连接到基准电位源节点上的检查用电路(30)。该检查用电路(30)在筛选方式检查信号(BI)活化时呈活化状态。通过检测该电路连接的压焊区导电性地连接的引线端子的漏电流,能在外部鉴别特定压焊区的电位即设定的内部功能。
-
Patent Agency Ranking
公开(公告)号：CN1366342A
公开(公告)日：2002-08-28
申请号：CN01133172.0
申请日：2001-09-18
Applicant: 三菱电机株式会社
Inventor： 大林茂树
IPC: H01L27/105
CPC classification number: H01L27/11 , H01L27/1104 , H01L27/1203 , Y10S257/903
Abstract: 本发明SRAM的存储单元,有不同导电型的3个阱顺序排列的全CMOS单元结构,具备从第1及第2栅极(3、4)上延至所定的MOS晶体管的杂质区域上并根据第1及第2栅极(3、4)自调整地形成的第1及第2接触孔,和在该接触孔内形成的第1及第2局部布线(7、8)。
-
公开(公告)号：CN1200572A
公开(公告)日：1998-12-02
申请号：CN98103619.8
申请日：1998-01-13
Applicant: 三菱电机株式会社
IPC: H01L27/10
CPC classification number: G11C7/1078 , H03K19/018585
Abstract: 在用于向内部信号输出结点(E)供给内部信号(INT)的电平变换器的最末级,备有交替地变成导通状态的MOS晶体管(20d、20f),用作电流供给元件。这两个附加的MOS晶体管(20d、20f)根据例如焊片(22)的电压电平有选择地变成导通状态。可以对流向该内部结点(E)的充电/放电电流进行调整。因此,能使内部信号(INT)的上升和下降时间始终保持相等。因而,即使在例如系统电源电压变化的工作环境下,也可以实现能以准确的定时提供信号的输入/输出电路。
-
公开(公告)号：CN1263144C
公开(公告)日：2006-07-05
申请号：CN03104204.X
申请日：2003-01-29
Applicant: 三菱电机株式会社
IPC: H01L27/11 , H01L21/8244
CPC classification number: H01L27/11 , G11C11/412 , G11C11/4125 , H01L27/1104
Abstract: 在具有分别具备了2个n型大容量存取晶体管和n型大容量激励晶体管及p型大容量负载晶体管的全CMOS型存储单元的半导体存储装置中，相对存储节点被连接的充电容量附加用的充电容量体由绝缘膜及导电膜构成，该绝缘膜及导电膜在上述第1及第2单元节点的上侧被直接形成。由此，提供一种不伴随单元面积的增大，在单元节点中附加充电容量，软错误耐性优异的半导体存储装置。
-
公开(公告)号：CN1185714C
公开(公告)日：2005-01-19
申请号：CN01125516.1
申请日：2001-08-10
Applicant: 三菱电机株式会社
Inventor： 大林茂树
IPC: H01L27/11 , H01L21/8244
CPC classification number: H01L27/1203 , G11C11/412 , H01L27/11 , H01L27/1104 , Y10S257/903
Abstract: 一种半导体存储装置及其制造方法，本发明的SRAM的存储单元包含第1和第2存取MOS晶体管(Q5、Q6)、第1和第2驱动MOS晶体管(Q1、Q2)以及第1和第2负载MOS晶体管(Q3、Q4)。在分别形成第1和第2驱动MOS晶体管(Q1、Q2)的栅以及第1和第2负载MOS晶体管(Q3、Q4)的栅的第1和第2栅(3、4)上形成绝缘层。在该绝缘层上形成用于在第1和第2栅(3、4)之间形成电容的第1和第2导电层(5、6)。而且，形成连接第1栅(3)与第2导电层(6)的第1局部布线(7)和连接第2栅(4)与第1导电层(5)的第2局部布线(8)。
-
公开(公告)号：CN1110095C
公开(公告)日：2003-05-28
申请号：CN97109942.1
申请日：1997-03-31
Applicant: 三菱电机株式会社
CPC classification number: G11C29/02 , G06F11/006
Abstract: 根据压焊区的电位从外部用非破坏方法检测设定内部功能的压焊选择功能。设有活化时根据特定压焊区(22)的电位将连接内部电路的压焊区有选择地导电性地连接到基准电位源节点上的检查用电路(30)。该检查用电路(30)在筛选方式检查信号(BI)活化时呈活化状态。通过检测该电路连接的压焊区导电性地连接的引线端子的漏电流，能在外部鉴别特定压焊区的电位即设定的内部功能。
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.021 seconds)
